| 講演名 | 2002/8/16 組み込みCPUと専用回路によるOgg Vorbis音楽デコーダのVLSI化設計 小坂 篤史, 山口 悟史, 奥畑 宏之, 尾上 孝雄, 白川 功, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本文では,携帯端末用Ogg Vorbis音楽デコーダのVLSIアーキテクチャの提案を行う.演算処理量の解析により,LSP(Line Spectrum Pair)処理が全体の処理量の50%以上を占め,これが組み込みプロセッサでリアルタイム処理を実現するためのボトルネックであることが判明した.そのため,ARM7TDMIプロセッサと共に1チップのシステムLSIに組み込むことを目的として,LSP処理の専用ハードウェアを実装する.さらに,ハードウェアコスト削減のために,LSP処理専用ハードウェアについては,浮動小数点演算の代わりに固定小数点演算を採用する.また,IMDCT処理のハードウェア化を目的とした演算精度の解析を行った.Virtual Silicon 0.15μm CMOS techonologyによるLSP処理専用ハードウェアを実装した結果,ゲート数9,740,最大動作周波数58.8MHzとなり,この専用ハードウェアを用いることによりプロセッサの負荷を約57%軽減できた.また,LSP処理を固定小数点型で演算を行っても,音質の劣化はみられなかった. |
| 抄録(英) | In this paper, a VLSI architecture of the Ogg Vorbis Audio decoder is proposed, which is dedicated to portable audio appliances. Referring to the computational cost analysis of the decoding processes, the LSP process, which takes more than 50% of the total processing time, can be regarded as a bottleneck to achieve the realtime processing by embedded processors. Thus in our decoder a specific hardware architecture is devised for the LSP process so as to be integrated into a single chip together with an ARM7TDMI processor. In order to reduce the total hardware cost, the fixed point arithmetic is adopted, instead of the floating point arithmetic. In addition, to implement the hardware IMDCT, the operation accuracy of IMDCT is also analyzed. The LSP module has been implemented with the use of 9,740 gates by a Virtual Silicon 0.15μm CMOS technology, which operates at 58.8MHz with the total CPU load reduced by 57%. It can be also verified that the use of the fixed point arithmetic does not incur any significant sound distortion. |
| キーワード(和) | Ogg Vorbis / LSP処理 / ARM / IMDCT |
| キーワード(英) | Ogg Vorbis / LSP process / ARM / IMDCT |
| 資料番号 | ICD2002-70 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2002/8/16(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 組み込みCPUと専用回路によるOgg Vorbis音楽デコーダのVLSI化設計 |
| サブタイトル（和） | |
| タイトル（英） | VLSI Implementation of Ogg Vorbis Audio Decoder with Embedded Processor and Specific Hardware |
| サブタイトル（和） | |
| キーワード(1)（和/英） | Ogg Vorbis / Ogg Vorbis |
| キーワード(2)（和/英） | LSP処理 / LSP process |
| キーワード(3)（和/英） | ARM / ARM |
| キーワード(4)（和/英） | IMDCT / IMDCT |
| 第 1 著者 氏名（和/英） | 小坂 篤史 / Atsushi KOSAKA |
| 第 1 著者 所属（和/英） | 大阪大学大学院 情報科学研究科 情報システム工学専攻情報システム構成学講座 Shirakawa Lab. Department of Information Systems Engineering Graduate School of Information Science and Technology |
| 第 2 著者 氏名（和/英） | 山口 悟史 / Satoshi YAMAGUCHI |
| 第 2 著者 所属（和/英） | 大阪大学大学院 情報科学研究科 情報システム工学専攻情報システム構成学講座 Shirakawa Lab. Department of Information Systems Engineering Graduate School of Information Science and Technology |
| 第 3 著者 氏名（和/英） | 奥畑 宏之 / HIROYUKI Okuhata |
| 第 3 著者 所属（和/英） | 株式会社 シンセシス Synthesis Corporation |
| 第 4 著者 氏名（和/英） | 尾上 孝雄 / TAKAO Onoye |
| 第 4 著者 所属（和/英） | 大阪大学大学院 情報科学研究科 情報システム工学専攻情報システム構成学講座 Shirakawa Lab. Department of Information Systems Engineering Graduate School of Information Science and Technology |
| 第 5 著者 氏名（和/英） | 白川 功 / Isao SHIRAKAWA |
| 第 5 著者 所属（和/英） | 大阪大学大学院 情報科学研究科 情報システム工学専攻情報システム構成学講座 Shirakawa Lab. Department of Information Systems Engineering Graduate School of Information Science and Technology |
| 発表年月日 | 2002/8/16 |
| 資料番号 | ICD2002-70 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 274 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |