講演名 | 2002/8/16 超高速トランジスタ、超高集積SRAM、層間実効誘電率3.0のCu配線を備えた90nmCMOSテクノロジ 中井 聡, CS100開発チーム, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | high end向け40mmゲート長トランジスタ、genehc65mmゲート長トランジヌタ、実効誘電率3.0を達成するSiCでキャップされたCu/SiLK配線、セル面積0.999μm2の6T-SRAMを備えた90mm CMOSテクノロジを開発した[1][2]。 |
抄録(英) | A 90 mn CMOS technology featuring 40 nm gate length transistors for high end applications, 65 nm gate length for generic, SiC capped Cu/VLK (keff=3.0) interconnects, and 0.999 um2 SRAM's has been developed[1][2]. |
キーワード(和) | 90nm / トランジスタ / サイドウォールノッチ / 配線 / SiLK / SRAM |
キーワード(英) | 90 nm / transistors / sidewall-notch / interconnects / SiLK / SRAM |
資料番号 | SDM2002-167 |
発行日 |
研究会情報 | |
研究会 | SDM |
---|---|
開催期間 | 2002/8/16(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Silicon Device and Materials (SDM) |
---|---|
本文の言語 | JPN |
タイトル(和) | 超高速トランジスタ、超高集積SRAM、層間実効誘電率3.0のCu配線を備えた90nmCMOSテクノロジ |
サブタイトル(和) | |
タイトル(英) | A 90 nm CMOS Technology with Ultra-High Speed Transistors, Ultra-High Density SRAM's and Cu/VLK (keff= 3.0) Interconnects |
サブタイトル(和) | |
キーワード(1)(和/英) | 90nm / 90 nm |
キーワード(2)(和/英) | トランジスタ / transistors |
キーワード(3)(和/英) | サイドウォールノッチ / sidewall-notch |
キーワード(4)(和/英) | 配線 / interconnects |
キーワード(5)(和/英) | SiLK / SiLK |
キーワード(6)(和/英) | SRAM / SRAM |
第 1 著者 氏名(和/英) | 中井 聡 / Satoshi Nakai |
第 1 著者 所属(和/英) | 富士通あきる野テクノロジセンター Fujitsu Akiruno Technology Center |
第 2 著者 氏名(和/英) | CS100開発チーム / Development Team CS100 |
第 2 著者 所属(和/英) | 富士通あきる野テクノロジセンター Fujitsu Akiruno Technology Center |
発表年月日 | 2002/8/16 |
資料番号 | SDM2002-167 |
巻番号(vol) | vol.102 |
号番号(no) | 272 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |