| 講演名 | 2002/8/15 90nmノード高性能部分空乏型SOI CMOSデバイス 中島 博臣, 藤原 実, 川中 繁, 新居 英明, 篠 智彰, 東 篤志, 井納 和美, 幸山 裕亮, 勝又 康弘, 石内 秀美, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | High-End LSIをターデットとした90nmノード(ゲート長60nm)部分空乏型SOI MOSFETに関して、ゲート絶縁膜形成条件や、Extension/Haloイオン注入条件、スパイクアニールによる活性化条件を最適化することにより、NMOSのIon=910μA/μm、PMOSのIon=320μA/μm、(Ioff=30nA/μm、Vdd=1.0V with self-heating)を達成し、10年以上のHCI Life TimeをNMOS・PMOS双方に対して確認した。 |
| 抄録(英) | A design for 90 am node Partially Depleted (PD) SOI MOSFET for High-End LST is proposed. By combination of optimized gate oxide formation, extension/halo implantation and spike annealing process for S/D activation, a drive current of 910 μA/μm for NMOS and 320 μA/μm for PMOS at an off current of 30 nA/μm and 1 V supply voltage has been achieved with self-heating. Moreover, 10 years HCI Life Time is also achieved for both NMOS and PMOS. |
| キーワード(和) | SOI / 部分空乏型 / スパイクアニール / HCI Life Time |
| キーワード(英) | SOI / Partially Depleted / Spike Annealing / HCI Life Time |
| 資料番号 | SDM2002-140 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2002/8/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 90nmノード高性能部分空乏型SOI CMOSデバイス |
| サブタイトル（和） | |
| タイトル（英） | High Performance 90 nm node PD SOI CMOS Devices |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SOI / SOI |
| キーワード(2)（和/英） | 部分空乏型 / Partially Depleted |
| キーワード(3)（和/英） | スパイクアニール / Spike Annealing |
| キーワード(4)（和/英） | HCI Life Time / HCI Life Time |
| 第 1 著者 氏名（和/英） | 中島 博臣 / Hiroomi NAKAJIIMA |
| 第 1 著者 所属（和/英） | 株式会社東芝 セミコンダクター社 SoC研究開発センター SoC Research & Development Center, Toshiba Corporation Semiconductor Company |
| 第 2 著者 氏名（和/英） | 藤原 実 / Makoto FUJIWARA |
| 第 2 著者 所属（和/英） | 株式会社東芝 セミコンダクター社 SoC研究開発センター SoC Research & Development Center, Toshiba Corporation Semiconductor Company |
| 第 3 著者 氏名（和/英） | 川中 繁 / Shigeru KAWANAKA |
| 第 3 著者 所属（和/英） | 株式会社東芝 セミコンダクター社 SoC研究開発センター SoC Research & Development Center, Toshiba Corporation Semiconductor Company |
| 第 4 著者 氏名（和/英） | 新居 英明 / Hideaki NII |
| 第 4 著者 所属（和/英） | 株式会社東芝 セミコンダクター社 SoC研究開発センター SoC Research & Development Center, Toshiba Corporation Semiconductor Company |
| 第 5 著者 氏名（和/英） | 篠 智彰 / Tomoaki SHINO |
| 第 5 著者 所属（和/英） | 株式会社東芝 セミコンダクター社 SoC研究開発センター SoC Research & Development Center, Toshiba Corporation Semiconductor Company |
| 第 6 著者 氏名（和/英） | 東 篤志 / Atushi AZUMA |
| 第 6 著者 所属（和/英） | 株式会社東芝 セミコンダクター社 SoC研究開発センター SoC Research & Development Center, Toshiba Corporation Semiconductor Company |
| 第 7 著者 氏名（和/英） | 井納 和美 / Kazumi INOH |
| 第 7 著者 所属（和/英） | 株式会社東芝 セミコンダクター社 SoC研究開発センター SoC Research & Development Center, Toshiba Corporation Semiconductor Company |
| 第 8 著者 氏名（和/英） | 幸山 裕亮 / Yuusuke KOHYAMA |
| 第 8 著者 所属（和/英） | 株式会社東芝 セミコンダクター社 SoC研究開発センター SoC Research & Development Center, Toshiba Corporation Semiconductor Company |
| 第 9 著者 氏名（和/英） | 勝又 康弘 / Yasuhiro KATSUMATA |
| 第 9 著者 所属（和/英） | 株式会社東芝 セミコンダクター社 SoC研究開発センター SoC Research & Development Center, Toshiba Corporation Semiconductor Company |
| 第 10 著者 氏名（和/英） | 石内 秀美 / Hidemi ISHIUCHI |
| 第 10 著者 所属（和/英） | 株式会社東芝 セミコンダクター社 SoC研究開発センター SoC Research & Development Center, Toshiba Corporation Semiconductor Company |
| 発表年月日 | 2002/8/15 |
| 資料番号 | SDM2002-140 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 271 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |