| 講演名 | 2005-12-16 コンディショナルクロッキングF/Fの低電力H.264/MPEG-4オーディオ/ビデオコーデックへの応用(回路技術(一般, 超高速・低電力・高機能を目指した新アーキテクチャ)) 濱田 基嗣, 原 浩幸, 藤田 哲也, テー チェンコン, 島澤 貴美, 河邉 直之, 北原 健, 菊池 遊, 西川 剛志, 高橋 真史, 大脇 幸人, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | LSIの低電力化のための新規フリップフロップを提案する.本フリップフロップ回路は, その入力信号に変化がないときに, フリップフロップ内部での消費電力がゼロになることが特徴である.この機能を実現するためのオーバーヘッドを考慮すると, データ遷移確率が0.55以下のとき, 従来のフリップフロップ回路に比べて低電力となる.本フリップフロップ回路の採用により, 携帯機器向けアプリケーションプロセッサの消費電力が8-31%削減できた. |
| 抄録(英) | A novel conditional clocking flip-flop is proposed. The flip-flop circuit does not consume any power when the data input of the flip-flop does not change its state. Taking the overhead of the auxiliary circuits into account, the flip-flop consumes less power than the conventional flip-flop when the data transition probability is less than 55%. By employing the conditional clocking flip-flop circuits in a mobile applications LSI, the power consumption is reduced by 8-31%. |
| キーワード(和) | クロックゲーティング / フリップフロップ / 低消費電力 |
| キーワード(英) | clock gating / flip-flop / low power |
| 資料番号 | ICD2005-196 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2005/12/9(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | コンディショナルクロッキングF/Fの低電力H.264/MPEG-4オーディオ/ビデオコーデックへの応用(回路技術(一般, 超高速・低電力・高機能を目指した新アーキテクチャ)) |
| サブタイトル（和） | |
| タイトル（英） | A Conditional Clocking Flip-Flop for Low Power H.264/MPEG-4 Audio/Visual Codec LSI |
| サブタイトル（和） | |
| キーワード(1)（和/英） | クロックゲーティング / clock gating |
| キーワード(2)（和/英） | フリップフロップ / flip-flop |
| キーワード(3)（和/英） | 低消費電力 / low power |
| 第 1 著者 氏名（和/英） | 濱田 基嗣 / Mototsugu Hamada |
| 第 1 著者 所属（和/英） | (株)東芝SoC研究開発センター SoC Research & Development Center, Toshiba Corp. |
| 第 2 著者 氏名（和/英） | 原 浩幸 / Hiroyuki Hara |
| 第 2 著者 所属（和/英） | (株)東芝SoC研究開発センター SoC Research & Development Center, Toshiba Corp. |
| 第 3 著者 氏名（和/英） | 藤田 哲也 / Tetsuya Fujita |
| 第 3 著者 所属（和/英） | (株)東芝SoC研究開発センター SoC Research & Development Center, Toshiba Corp. |
| 第 4 著者 氏名（和/英） | テー チェンコン / Chen Kong Teh |
| 第 4 著者 所属（和/英） | (株)東芝SoC研究開発センター SoC Research & Development Center, Toshiba Corp. |
| 第 5 著者 氏名（和/英） | 島澤 貴美 / Takayoshi Shimazawa |
| 第 5 著者 所属（和/英） | (株)東芝SoC研究開発センター SoC Research & Development Center, Toshiba Corp. |
| 第 6 著者 氏名（和/英） | 河邉 直之 / Naoyuki Kawabe |
| 第 6 著者 所属（和/英） | (株)東芝システムLSI第一事業部 System LSI Division I, Toshiba Corp. |
| 第 7 著者 氏名（和/英） | 北原 健 / Takeshi Kitahara |
| 第 7 著者 所属（和/英） | (株)東芝システムLSI第一事業部 System LSI Division I, Toshiba Corp. |
| 第 8 著者 氏名（和/英） | 菊池 遊 / Yu Kikuchi |
| 第 8 著者 所属（和/英） | (株)東芝システムLSI第一事業部 System LSI Division I, Toshiba Corp. |
| 第 9 著者 氏名（和/英） | 西川 剛志 / Tsuyoshi Nishikawa |
| 第 9 著者 所属（和/英） | (株)東芝システムLSI第一事業部 System LSI Division I, Toshiba Corp. |
| 第 10 著者 氏名（和/英） | 高橋 真史 / Masafumi Takahashi |
| 第 10 著者 所属（和/英） | (株)東芝システムLSI第一事業部 System LSI Division I, Toshiba Corp. |
| 第 11 著者 氏名（和/英） | 大脇 幸人 / Yukihito Oowaki |
| 第 11 著者 所属（和/英） | (株)東芝SoC研究開発センター SoC Research & Development Center, Toshiba Corp. |
| 発表年月日 | 2005-12-16 |
| 資料番号 | ICD2005-196 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 476 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |