| 講演名 | 2005/12/14 多重RESURF構造を用いた横型SiC MOSFETのドーズ最適化(半導体Si及び関連材料・評価) 登尾 正人, 須田 淳, 木本 恒暢, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | パワーICへの応用が期待される横型高耐圧MOSFETを実現するため, ワイドギャップ半導体SiCを用いたRESURF MOSFETのドーズ設計, 及び最適ドーズを有するMOSFETの作製を行った.最適化を行ったMOSFETは, ドレイン近傍の低濃度n型層(RESURF領域)の最表面に埋め込みp層を有するダブルRESURF MOSFETである.RESURF領域中にp型層を埋め込むことで, RESRUF領域に高濃度注入を行っても埋め込みp層から効果的に空乏化が進むため, 耐圧を維持できる.また, RESURF領域の高濃度化が可能となるため, オン抵抗の低減が期待できる.シミュレーションの結果, 耐圧はRESURFドーズや埋め込みpドーズに依存せず, 実効RESURFドーズ(RESURFドーズと埋め込みpドーズの差)に依存することが分かった.また, シミュレーションの結果をもとにデバイスを作製した結果, 耐圧750V, オン抵抗52mΩcm^2という特性が得られた.このオン抵抗は, これまでに報告されている600V級SiC横型MOSFETの中で最も低い値である. |
| 抄録(英) | Dose designing for SiC RESURF MOSFETs have been investigated by device simulation and fabrication. The simulated MOSFETs, which are called double RESURF MOSFETs, have the low-doped n-type region near drain region (RESURF region) and the buried-p region inside the RESURF region. Since the RESURF region is depleted not only from the RESURF/p-epilayer interface but from the RESURF/buried-p interface, a higher RESURF dose can be employed than normal RESURF MOSFETs, leading to a lower on-resistance. The doses for double RESURF MOSFETs are optimized by device simulation. From the simulation results, the breakdown voltage was mainly determined by neither the RESURF dose nor buried-p dose itself but by the net RESURF dose. The authors have fabricated SiC double RESURF MOSFETs with the optimum dose. The fabricated double RESURF MOSFET exhibits a low on-resistance of 52mΩcm^2 and a high breakdown voltage of 750V. |
| キーワード(和) | シリコンカーバイド / デバイスシミュレーション / パワーデバイス |
| キーワード(英) | SiC / MOSFET / RESURF / device simulation / power device |
| 資料番号 | SDM2005-223 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2005/12/14(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 多重RESURF構造を用いた横型SiC MOSFETのドーズ最適化(半導体Si及び関連材料・評価) |
| サブタイトル（和） | |
| タイトル（英） | Dose Optimization of Lateral SiC MOSFETs with Multi-RESURF Structure |
| サブタイトル（和） | |
| キーワード(1)（和/英） | シリコンカーバイド / SiC |
| キーワード(2)（和/英） | デバイスシミュレーション / MOSFET |
| キーワード(3)（和/英） | パワーデバイス / RESURF |
| 第 1 著者 氏名（和/英） | 登尾 正人 / Masato NOBORIO |
| 第 1 著者 所属（和/英） | 京都大学工学研究科電子工学専攻 Department of Electronic Science and Engineering, Kyoto University |
| 第 2 著者 氏名（和/英） | 須田 淳 / Jun SUDA |
| 第 2 著者 所属（和/英） | 京都大学工学研究科電子工学専攻 Department of Electronic Science and Engineering, Kyoto University |
| 第 3 著者 氏名（和/英） | 木本 恒暢 / Tsunenobu KIMOTO |
| 第 3 著者 所属（和/英） | 京都大学工学研究科電子工学専攻 Department of Electronic Science and Engineering, Kyoto University |
| 発表年月日 | 2005/12/14 |
| 資料番号 | SDM2005-223 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 492 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |