| 講演名 | 1999/9/22 リコンフィグラブルハードウェアを用いた暗号システム ANDALES Zaldy, 密山 幸男, 浅利 康二, 尾上 孝雄, 白川 功, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本論文では、リコンフィグラブルハードウェアの特長を利用した暗号化システムについて述べる.本暗号アルゴリズムは64ビットのブロックで処理を行い,128ビットの暗号鍵を用いる.また,16サイクルで行われる本暗号化/復号化処理において,8コンテクストの論理構成用メモリから毎サイクル論理データを読み出し,リコンフィグラブルハードウェア上の回路を動的に再構成しながら暗号化/復号化処理を行う.本アーキテクチャはリコンフィグラブルロジックの構成を毎サイクル動的に変更しながら暗号処理を行うため,従来の128ビット鍵の秘密鍵暗号処理と同等以上の暗号強度が得られる.本アーキテクチャを0.6μm3層CMOSテクノロジで実装した結果,面積3.19×3.19mm^2に約153,147トランジスタを集積し,1OOMHzで動作することが確認できた.これにより,400Mbpsという高速な暗号処理を実現することが可能となった. |
| 抄録(英) | A novel 64-bit block, 128-bit key, dynamically reconfigurable hardware-based cryptosystem called Chameleon is proposed. The algorithm employs 8-context reconfigurable hardware units to generate different subkeys for each of the 16 half-rounds of its encryption/decryption process. The configuration context in each half-round changes based on information from the key. The scheme provides features with can increase the level of security for block ciphers. The proposed architecture has been implemented in 0.6 μm CMOS 3LM technology with a core size of 3.19×3.19 mm^2 containing 153,147 transistors. Running on a 100 MHz clock, a data throughput of 400 Mbps was attained. |
| キーワード(和) | リコンフィグラブル / 暗号 / 論理再構成 / VLSI |
| キーワード(英) | reconfigurable logic / encryption / cipher / VLSI |
| 資料番号 | NLP99-87 |
| 発行日 |
| 研究会情報 | |
| 研究会 | NLP |
|---|---|
| 開催期間 | 1999/9/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Nonlinear Problems (NLP) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | リコンフィグラブルハードウェアを用いた暗号システム |
| サブタイトル（和） | |
| タイトル（英） | An Approach to Reconfigurable Hardware-based Cryptosystems |
| サブタイトル（和） | |
| キーワード(1)（和/英） | リコンフィグラブル / reconfigurable logic |
| キーワード(2)（和/英） | 暗号 / encryption |
| キーワード(3)（和/英） | 論理再構成 / cipher |
| キーワード(4)（和/英） | VLSI / VLSI |
| 第 1 著者 氏名（和/英） | ANDALES Zaldy / Zaldy ANDALES |
| 第 1 著者 所属（和/英） | 大阪大学大学院情報システム工学専攻 Dept. Information Systems Eng., Osaka University |
| 第 2 著者 氏名（和/英） | 密山 幸男 / Yukio MITSUYAMA |
| 第 2 著者 所属（和/英） | 大阪大学大学院情報システム工学専攻 Dept. Information Systems Eng., Osaka University |
| 第 3 著者 氏名（和/英） | 浅利 康二 / Koji ASARI |
| 第 3 著者 所属（和/英） | 大阪大学大学院情報システム工学専攻:松下電子工業株式会社技術本部 Dept. Information Systems Eng., Osaka University:Semiconductor Company |
| 第 4 著者 氏名（和/英） | 尾上 孝雄 / Takao ONOYE |
| 第 4 著者 所属（和/英） | 大阪大学大学院情報システム工学専攻 Dept. Information Systems Eng., Osaka University |
| 第 5 著者 氏名（和/英） | 白川 功 / Isao SHIRAKAWA |
| 第 5 著者 所属（和/英） | 大阪大学大学院情報システム工学専攻 Dept. Information Systems Eng., Osaka University |
| 発表年月日 | 1999/9/22 |
| 資料番号 | NLP99-87 |
| 巻番号（vol） | vol.99 |
| 号番号（no） | 324 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |