講演名	1999/9/22 4相NMOSダイナミックロジック用アレイセル 古家 眞, 宋 宝玉, 吉田 幸弘, 尾上 孝雄, 白川 功,
PDFダウンロードページ	PDFダウンロードページへ
抄録(和)	本稿では,4相NMOSダイナミックロジック用のアレイセルについて報告する.アレイセルは4相NMOSダイナミックロジックの各論理ゲートを構成する(M×N)+2個のnMOSトランジスタからなる論理セルで,規則的な構造を持つため,集積化に適しているとともに,計算機援用による実現も比較的容易であると考えられる.レイアウト設計の実験結果より,4相NMOSダイナミックロジックにおいてアレイセルが消費電力と小面積に優れていることを示した.
抄録(英)	An array cell (AC) architecture is described, which is dedicated to low-power design of NMOS 4-phase dynamic logic. This AC is constructed of (M×N)+2 transistors so as to constitute each type of NMOS 4-phase logic gate. The structure regularity of the AC contributes much toward the reduction of the total layout area. A number of experimental results demonstrate that not only the low-power dissipation but also the high density of a logic macro can be attained by the NMOS 4-phase dynamic logic.
キーワード(和)	アレイセル / 4相NMOSダイナミックロジック / 低消費電力
キーワード(英)	Array Cell / NMOS 4-phase / dynamic logic / low-power
資料番号	NLP99-86
発行日

研究会情報
研究会	NLP
開催期間	1999/9/22(から1日開催)
開催地（和）
開催地（英）
テーマ（和）
テーマ（英）
委員長氏名（和）
委員長氏名（英）
副委員長氏名（和）
副委員長氏名（英）
幹事氏名（和）
幹事氏名（英）
幹事補佐氏名（和）
幹事補佐氏名（英）

講演論文情報詳細
申込み研究会	Nonlinear Problems (NLP)
本文の言語	JPN
タイトル（和）	4相NMOSダイナミックロジック用アレイセル
サブタイトル（和）
タイトル（英）	Array Cell Architecture for NMOS 4-Phase Dynamic Logic
サブタイトル（和）
キーワード(1)（和/英）	アレイセル / Array Cell
キーワード(2)（和/英）	4相NMOSダイナミックロジック / NMOS 4-phase
キーワード(3)（和/英）	低消費電力 / dynamic logic
第 1 著者 氏名（和/英）	古家 眞 / Makoto FURUIE
第 1 著者 所属（和/英）	大阪大学大学院工学研究科情報システム工学専攻 Dept. Inf. Sys. Eng., Osaka Univ.
第 2 著者 氏名（和/英）	宋 宝玉 / Bao-Yu SONG
第 2 著者 所属（和/英）	大阪大学大学院工学研究科情報システム工学専攻 Dept. Inf. Sys. Eng., Osaka Univ.
第 3 著者 氏名（和/英）	吉田 幸弘 / Yukihiro YOSHIDA
第 3 著者 所属（和/英）	大阪大学大学院工学研究科情報システム工学専攻 Dept. Inf. Sys. Eng., Osaka Univ.
第 4 著者 氏名（和/英）	尾上 孝雄 / Takao ONOYE
第 4 著者 所属（和/英）	大阪大学大学院工学研究科情報システム工学専攻 Dept. Inf. Sys. Eng., Osaka Univ.
第 5 著者 氏名（和/英）	白川 功 / Isao SHIRAKAWA
第 5 著者 所属（和/英）	大阪大学大学院工学研究科情報システム工学専攻 Dept. Inf. Sys. Eng., Osaka Univ.
発表年月日	1999/9/22
資料番号	NLP99-86
巻番号（vol）	vol.99
号番号（no）	324
ページ範囲	pp.-
ページ数	6
発行日