| 講演名 | 1999/12/17 PLL周波数シンセサイザのマルチPD方式における収束条件に関する一考察 鷲見 育亮, 石井 秀和, 尾保手 茂樹, 北井 直樹, 渡部 篤, 堀 等, 伊藤 良生, 副井 裕, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 現在,移動体通信機器において,局部発振回路として用いられているPLL (Phase Locked Loop)周波数シンセサイザにはより高速な周波数引き込み特性が望まれており,高速周波数引き込み特性を向上される方法としては様々な方法が提案されている.高速周波数引き込み特性は,PLL周波数シンセサイザのループを構成する各ブロックのゲインに依存し,そのトータルゲインによって決定される.そこでPLL周波数シンセサイザを構成するプログラマブル分周器のゲインに着目し,ゲイン増大を実現するために,分数分周器方式ではなく,プログラマブル分周器を多段で構成するマルチPD方式を提案し,さらに必要に応じてプログラマブル分周器の段数を効率的に切換えるターボ制御回路方式を提案している.本方式では基準周波数・設定分周数はそのままで,より高速な周波数引き込み特性を実現することができる.実用化の観点からは,現状のPLL技術がそのまま使用でき,高速ロックアップに伴う定常状態の特性悪化要因を排除できる特徴がある.そこで本論文では低消費電力化ならびに基本特性の向上に不可欠なターボ制御回路方式による,段数切換によるマルチPDの収束条件について検討を行っている. |
| 抄録(英) | Nowadays in the communication fields, Phase Locked Loop (PLL) frequency synthesizer used as a local oscillator will be more necessary to operate in a higher frequency region. And so the various methods are proposed in order to attain the fast lock-up time. The lock-up time depends on the gain of each block composed of the PLL. We have paid attention to the gain of programmable divider (PD), which is one of the important components. We have proposed multi-PD system, in order to the increase of PD's gain without using the fractional method. In addition, we have also proposed the control gate method changing the number of multi-stage PD's according to the operating mode. We call it turbo system. Although the reference frequency and the division ratio keep the same value, our proposal can achieve a more high-speed lock up time. In this method, we can use the conventional PLL technology and it makes easy to make LSI implementation. It operates at a single PD mode in a steady state, and does at a multi-PD one in a search mode. Therefore we can get the same characteristics as a conventional PLL. It is the most important from the view point of practical use. In this paper, we discuss the convergence conditions of a multi-PD mode to single PD mode by using the turbo control method indispensable to improve the power consumption and the basic characteristics of PLL system. |
| キーワード(和) | PLL周波数シンセサイザ / 高速ロックアップ / マルチPD方式 / プログラマブル分周器 / ターボ制御 |
| キーワード(英) | PLL frequency synthesizer / high-speed lock up / Multi-PD method / programmable divider / Turbo controller |
| 資料番号 | DSP99-137 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DSP |
|---|---|
| 開催期間 | 1999/12/17(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Digital Signal Processing (DSP) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | PLL周波数シンセサイザのマルチPD方式における収束条件に関する一考察 |
| サブタイトル（和） | |
| タイトル（英） | A Study on Convergence Condition in the PLL Frequency Synthesizer with Multi-PD |
| サブタイトル（和） | |
| キーワード(1)（和/英） | PLL周波数シンセサイザ / PLL frequency synthesizer |
| キーワード(2)（和/英） | 高速ロックアップ / high-speed lock up |
| キーワード(3)（和/英） | マルチPD方式 / Multi-PD method |
| キーワード(4)（和/英） | プログラマブル分周器 / programmable divider |
| キーワード(5)（和/英） | ターボ制御 / Turbo controller |
| 第 1 著者 氏名（和/英） | 鷲見 育亮 / Yasuaki SUMI |
| 第 1 著者 所属（和/英） | 鳥取三洋電気(株) Tottori SANYO Electric Co., Ltd. |
| 第 2 著者 氏名（和/英） | 石井 秀和 / Hidekazu ISHII |
| 第 2 著者 所属（和/英） | 鳥取大学工学部 Faculty of Engineering, Tottori University |
| 第 3 著者 氏名（和/英） | 尾保手 茂樹 / Shigeki OBOTE |
| 第 3 著者 所属（和/英） | 鳥取大学工学部 Faculty of Engineering, Tottori University |
| 第 4 著者 氏名（和/英） | 北井 直樹 / Naoki KITAI |
| 第 4 著者 所属（和/英） | 鳥取大学工学部 Faculty of Engineering, Tottori University |
| 第 5 著者 氏名（和/英） | 渡部 篤 / Atsushi WATANABE |
| 第 5 著者 所属（和/英） | 鳥取大学工学部 Faculty of Engineering, Tottori University |
| 第 6 著者 氏名（和/英） | 堀 等 / Hitoshi HORI |
| 第 6 著者 所属（和/英） | 鳥取大学工学部 Faculty of Engineering, Tottori University |
| 第 7 著者 氏名（和/英） | 伊藤 良生 / Yoshio ITOH |
| 第 7 著者 所属（和/英） | 鳥取大学工学部 Faculty of Engineering, Tottori University |
| 第 8 著者 氏名（和/英） | 副井 裕 / Yutaka FUKUI |
| 第 8 著者 所属（和/英） | 鳥取大学工学部 Faculty of Engineering, Tottori University |
| 発表年月日 | 1999/12/17 |
| 資料番号 | DSP99-137 |
| 巻番号（vol） | vol.99 |
| 号番号（no） | 505 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |