| 講演名 | 1999/12/17 高速通信処理に対応するプログラマブルエンジンアーキテクチャ 下西 英之, 村瀬 勉, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では高速広帯域でかつ柔軟な動作が可能なスイッチを実現するための通信用プロセッサアーキテクチャを提案する。本稿で提案する通信用プロセッサは通信処理に適した構成の小規模なプロセッサを多数集積し、CRC演算器やチェックサム演算器等のコプロセッサや各種インターフェイス、内蔵メモリを集積したオンチップマルチプロセッサ構成である。さらに本プロセッサはハードウエアの並列性が通信処理における並列処理やパイプライン処理において十分に活かされるよう、階層的なプロセッサ間通信機構を備える。本稿ではまず通信プロセッサによって高速なスイッチを実現するために必要な要求条件及び通信処理の特徴について述べ、これらを踏まえて通信プロセッサの基本的なアーキテクチャを提案し、その性能を決める根幹であるプロセッサ間の通信方式に関して述べる。 |
| 抄録(英) | This paper presents an architecture for a high-speed network processor which enables to develop a large-capacity and flexible switch or router. The processor has an on-chip multi-processor architecture which consists of many small processor cores which are designed for an efficient cell/packet processing, co-processors such as CRC and checksum calculators, interfaces for memories and cell/packet input/output, and internal memories. The processor also has a hierarchical inter-processor communication network so that the hardware parallelism can be fully utilized in parallel and pipelined operations necessary in cell/packet processing. In this paper, we first describe requirements for a high-speed network processor, then we propose the network processor architecture and its inter-processor communication network. |
| キーワード(和) | 通信プロセッサ / プログラマブル / プロセッサ間通信 |
| キーワード(英) | Network processor / programmable / inter-processor communication |
| 資料番号 | SSE99-127 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SSE |
|---|---|
| 開催期間 | 1999/12/17(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Switching Systems Engineering (SSE) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 高速通信処理に対応するプログラマブルエンジンアーキテクチャ |
| サブタイトル（和） | |
| タイトル（英） | Programmable Engine Architecture for High-speed Network Processing |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 通信プロセッサ / Network processor |
| キーワード(2)（和/英） | プログラマブル / programmable |
| キーワード(3)（和/英） | プロセッサ間通信 / inter-processor communication |
| 第 1 著者 氏名（和/英） | 下西 英之 / Hideyuki Shimonishi |
| 第 1 著者 所属（和/英） | NEC C&Cメディア研究所 C&C Media Research Laboratories, NEC corporation |
| 第 2 著者 氏名（和/英） | 村瀬 勉 / Tsutomu Murase |
| 第 2 著者 所属（和/英） | NEC C&Cメディア研究所 C&C Media Research Laboratories, NEC corporation |
| 発表年月日 | 1999/12/17 |
| 資料番号 | SSE99-127 |
| 巻番号（vol） | vol.99 |
| 号番号（no） | 507 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |