講演名 1999/9/28
Pushout Bufferによる交換遅延抑制制御の性能評価
桃井 保典, 北見 徳廣,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) ATMスイッチでは、一般に競合制御のため、内部のバッファにおいて待ち合わせを行う。多段接続のATMスイッチでは、交換遅延が累積し大きな値になる場合がある。本研究では、交換遅延の抑制制御方法として、前段までの交換遅延の大きさによってセルに優先順位をつけ、セル遅延の大きいものほど各スイッチにおける優先度が高い処理を行うBuffer制御形態(Pushout Buffer方式)を用いシミュレーションによりその効果を明らかにする。ATMスイッチが空間的に離れている場合には、遅延情報の転送方式が必要となるが、今回は、制御に必要なセルの遅延情報を正確に転送できるという前提のもとに、遅延の抑制制御の性能を評価する。
抄録(英) This paper evaluates the performance of cell delay reduction control using pushout buffer switch. The pushout buffer uses the accumulated cell delay in the arriving cells as the priority measure in cell forwarding process at each switching stage. The simulation results include average delay, delay variance, 99.9% delay, and autocorrelation of delay. The authors reveals that the proposed techinque enables to efficiently reduce the end-to-end cell delay in multistage switching network.
キーワード(和) ATMスイッチ / 多段接続 / セル遅延 / プッシュアウトバッファ / 相関係数
キーワード(英) ATM switch / multi-stage / cell delay / pushout buffer / autocorrelation
資料番号 SSE99-70
発行日

研究会情報
研究会 SSE
開催期間 1999/9/28(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Switching Systems Engineering (SSE)
本文の言語 JPN
タイトル(和) Pushout Bufferによる交換遅延抑制制御の性能評価
サブタイトル(和)
タイトル(英) Performance Evaluation of Cell Delay Reduction Control using Pushout Buffer Switch
サブタイトル(和)
キーワード(1)(和/英) ATMスイッチ / ATM switch
キーワード(2)(和/英) 多段接続 / multi-stage
キーワード(3)(和/英) セル遅延 / cell delay
キーワード(4)(和/英) プッシュアウトバッファ / pushout buffer
キーワード(5)(和/英) 相関係数 / autocorrelation
第 1 著者 氏名(和/英) 桃井 保典 / Yasunori MOMOI
第 1 著者 所属(和/英) 明治大学理工学部電子通信工学科
Dept. of Electro. and Commun., Meiji University
第 2 著者 氏名(和/英) 北見 徳廣 / Tokuhiro KITAMI
第 2 著者 所属(和/英) 明治大学理工学部電子通信工学科
Dept. of Electro. and Commun., Meiji University
発表年月日 1999/9/28
資料番号 SSE99-70
巻番号(vol) vol.99
号番号(no) 334
ページ範囲 pp.-
ページ数 6
発行日