| 講演名 | 1999/11/27 Implementing Fast Boolean QDI Function Blocks Saarepera Mart, 米田 友洋, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 論理関数を非同期式で実現するためには,その出力の確定を外部回路が知るためにFour-Phase Signaling等のプロトコルを用いる必要がある.本稿では,extended Four-Phase Signalingと呼ばれる,データ表現を2種類用いることにより休止相を隠蔽できるプロトコルに着目し,制御用記憶素子を用いることなしに,すなわち,組み合わせ回路として与えられた論理関数を実現する方法を提案する.まず,このために必要となる符号を定義し,それが組み合わせ回路実現を可能とすることを示す.次に,そのような符号の一つとして4線式符号を取り上げ,一般的なゲートライブラリにのみ含まれる素子を用いて,QDI (Quasi Delay-Insensitive)回路を実現する方法を示す. |
| 抄録(英) | For implementing a Boolean function in Self-Timed design, protocols such as Four-Phase signaling scheme should be used so that external circuits can notice the completion of the computation of the Boolean function block. In this work, we focus on a protocal called extended Four-Phase signaling scheme, which can hide the resetting phase of Four-Phase signaling scheme by using two different data representations, and propose a generic design style for the memoryless implementation based on the protocal. We first define a combinational delay-insensitive code and a delay-insensitve function, and show that they are feasible for the memoryless implementation of Self-Timed boolean function blocks. Then, a Four-Rail code which satisfies the required condition is discussed, and a design style based on it using standard CAD library for constructing QDI (Quasi Delay-Insensitive) circuits is shown. |
| キーワード(和) | 非同期式回路設計 / extended Four-Phase signaling / 4線式符号 / 4線式論理回路 |
| キーワード(英) | Self-timed design / extended Four-Phase signaling / Four-Rail code / Four-Rail function block. |
| 資料番号 | VLD99-85 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1999/11/27(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | Implementing Fast Boolean QDI Function Blocks |
| サブタイトル（和） | |
| タイトル（英） | Implementing Fast Boolean QDI Function Blocks |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 非同期式回路設計 / Self-timed design |
| キーワード(2)（和/英） | extended Four-Phase signaling / extended Four-Phase signaling |
| キーワード(3)（和/英） | 4線式符号 / Four-Rail code |
| キーワード(4)（和/英） | 4線式論理回路 / Four-Rail function block. |
| 第 1 著者 氏名（和/英） | Saarepera Mart / Mart Saarepera |
| 第 1 著者 所属（和/英） | 東京工業大学計算工学専攻 Department of Computer Science Tokyo Institute of Technology |
| 第 2 著者 氏名（和/英） | 米田 友洋 / Tomohiro Yoneda |
| 第 2 著者 所属（和/英） | 東京工業大学計算工学専攻 Department of Computer Science Tokyo Institute of Technology |
| 発表年月日 | 1999/11/27 |
| 資料番号 | VLD99-85 |
| 巻番号（vol） | vol.99 |
| 号番号（no） | 475 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |