| 講演名 | 1999/11/27 トランジスタレベル等価性検証ツールEVERY7SPの開発 荒尾 千秋, 乾 重人, 村井 修三, 菅波 和幸, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 機能記述とSPICEネットリストとの、トランジスタレベルの等価性検証ツールを開発した。SPICEからラッチノードやダイナミックノード等を認識し、回路の種別を識別する検出機能により、F/Fやラッチ、ドミノ回路にも対応し、また、パターン検証を組み合わせることにより、High Impedanceやconflictの検出にも対応した。 |
| 抄録(英) | We have developed an equivalence checker for transistor-level-EVERY7SP. EVERY7SP verifies logic equivalence between transistor-level netlist and functional specification. By extracting such as latch-node and dynamic-node from netlist, this system can deal with F/F, latch and domino logic. It can also distinguish high-impedance and conflict, by using simulation-based approach instead of formal verification. |
| キーワード(和) | トランジスタレベル / 等価性検証 / ドミノ論理 |
| キーワード(英) | transistor-level / equivalence check / domino |
| 資料番号 | VLD99-83 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1999/11/27(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | トランジスタレベル等価性検証ツールEVERY7SPの開発 |
| サブタイトル（和） | |
| タイトル（英） | EVERY7SP-An Equivalence Checker for Transistor-Level Verification |
| サブタイトル（和） | |
| キーワード(1)（和/英） | トランジスタレベル / transistor-level |
| キーワード(2)（和/英） | 等価性検証 / equivalence check |
| キーワード(3)（和/英） | ドミノ論理 / domino |
| 第 1 著者 氏名（和/英） | 荒尾 千秋 / Chiaki Arao |
| 第 1 著者 所属（和/英） | 北陸日本電気ソフトウエア株式会社 NEC Software Hokuriku, Ltd. |
| 第 2 著者 氏名（和/英） | 乾 重人 / Shigeto Inui |
| 第 2 著者 所属（和/英） | NECシリコンシステム研究所 NEC Silicon System Laboratories |
| 第 3 著者 氏名（和/英） | 村井 修三 / Shuzo Murai |
| 第 3 著者 所属（和/英） | NECコンピュータ事業部 NEC Computers Division |
| 第 4 著者 氏名（和/英） | 菅波 和幸 / Kazuyuki Suganami |
| 第 4 著者 所属（和/英） | 北陸日本電気ソフトウエア株式会社 NEC Software Hokuriku, Ltd. |
| 発表年月日 | 1999/11/27 |
| 資料番号 | VLD99-83 |
| 巻番号（vol） | vol.99 |
| 号番号（no） | 475 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |