| 講演名 | 1999/11/27 パス遅延故障におけるパス選択とテスト生成について 村上 敦, 梶原 誠司, 笹尾 勤, ポメランツ イリス, レディ スダーカ M., |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | パス遅延故障モデルは高性能なVLSIのテストに有効であるが、回路のパス数が非常に大きくなる場合がある、またはテスト不能なパスが多く含まれる場合があるなどの理由により、効果的なテストが困難である。本論文では、パス遅延故障に対するテスト生成手法を提案する。提案手法はテスト不能パス解析の結果を用い、活性化できる可能性が高く、回路内の各信号線に対して大きな遅延時間を与えるパスの集合を選択する。選択されたパスに対してATPGを適用し、パス遅延故障のテストパターンを生成する。本論文では、ISCASベンチマーク回路に対する実験結果により、本手法の有効性を示す。 |
| 抄録(英) | The path delay fault model is efficient for testing high-performance VLSIs. However, there is difficulties to realize an effective path delay testing, such that a logic circuit occasionally contains a huge number of paths, and a large percent of these paths is frequently untestable. In this paper we present a test generation method for path delay faults. Proposed method selects a path set that contains potentially sensitizable paths which gives the larger delay to each line utilizing the result of untestable paths analysis. Then the method generates test patterns applying ATPG to selected paths. In this paper we show the efficiency of the method with the result of the application to ISCAS benchmark circuits. |
| キーワード(和) | 遅延故障のテスト / パス遅延故障 / 機能的活性化不能パス / 部分経路活性化 / テスト生成 |
| キーワード(英) | delay testing / path delay fault / functionally sensitizable / partial path sensitization / test generation |
| 資料番号 | VLD99-80 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1999/11/27(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | パス遅延故障におけるパス選択とテスト生成について |
| サブタイトル（和） | |
| タイトル（英） | On Path Selection and Test Generation for Path Delay Faults |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 遅延故障のテスト / delay testing |
| キーワード(2)（和/英） | パス遅延故障 / path delay fault |
| キーワード(3)（和/英） | 機能的活性化不能パス / functionally sensitizable |
| キーワード(4)（和/英） | 部分経路活性化 / partial path sensitization |
| キーワード(5)（和/英） | テスト生成 / test generation |
| 第 1 著者 氏名（和/英） | 村上 敦 / Atsushi Murakami |
| 第 1 著者 所属（和/英） | 九州工業大学情報工学部電子情報工学科 Dept. of Computer Science and Electronics, Kyushu Institute of Technology |
| 第 2 著者 氏名（和/英） | 梶原 誠司 / Seiji Kajihara |
| 第 2 著者 所属（和/英） | 九州工業大学情報工学部電子情報工学科 Dept. of Computer Science and Electronics, Kyushu Institute of Technology |
| 第 3 著者 氏名（和/英） | 笹尾 勤 / Tsutomu Sasao |
| 第 3 著者 所属（和/英） | 九州工業大学情報工学部電子情報工学科 Dept. of Computer Science and Electronics, Kyushu Institute of Technology |
| 第 4 著者 氏名（和/英） | ポメランツ イリス / Irith Pomeranz |
| 第 4 著者 所属（和/英） | アイオワ大学電気コンピュータ学科 Electrical and Computer Eng. Dept., University of Iowa |
| 第 5 著者 氏名（和/英） | レディ スダーカ M. / Sudhakar M. Reddy |
| 第 5 著者 所属（和/英） | アイオワ大学電気コンピュータ学科 Electrical and Computer Eng. Dept., University of Iowa |
| 発表年月日 | 1999/11/27 |
| 資料番号 | VLD99-80 |
| 巻番号（vol） | vol.99 |
| 号番号（no） | 475 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |