| 講演名 | 1999/11/27 ディジタル信号処理向けプロセッサコアの面積/遅延見積り手法 片岡 義治, 吉澤 大, 戸川 望, 柳澤 政生, 大附 辰夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 2種類のレジスタファイルを持つディジタル信号処理向けプロセッサのハードウェア/ソフトウェア協調合成システムでは,ハードウェア/ソフトウェア分割の評価値として,アプリケーションプログラムの実行時間の見積り値と生成されるプロセッサコアの面積の見積り値が必要となる.これら見積り値を得るためには,実際にシステムを用いてハードウェアユニットを変化させ得られたプロセッサコア記述を論理合成ツールで論理合成した結果を解析し,見積り式を導出する必要がある.本稿では,プロセッサコアの面積見積り式および遅延見積り式の導出方法とその検証結果について報告する.面積見積り式の導出では,まず,プロセッサコアの面積がプロセッサカーネルとカーネルに付加されるハードウェアユニットの面積の和として表されることを示す.しかも,プロセッサカーネルの面積が付加するハードウェアユニットに依存する部分と汎用レジスタ数に依存する部分に分離して考えられる点に注目する.導出した面積見積り式によるプロセッサコアの面積見積り値は,論理合成結果後の面積値と比較して,誤差を2%程度に抑えられることが分かった.遅延見積り式の導出では,クリティカルパスを構成する演算器ごとに見積り式を導出することにより誤差を小さくできることを示す.導出した遅延見積り式によるプロセッサコアの1クロック周期は,論理合成結果後の1クロック周期と比較して,誤差を2ns以下に抑えられることが分かった. |
| 抄録(英) | A hardware/software cosynthesis system for digital signal processors with two types of register files requires to certain evalution values in the phase of hardware/software partitioning. These evaluation values are execution time of a given application program and a hardware cost of a generated processor core. In order to obtain these evaluation values, we, in advance, configure a variety of hardware units and the results are logic-synthesized and analyzed to establish estimation equations. We propose techniques for deriving the convincing equations which estimate both the delay and the area of the target processor core. For the area estimation, we show that the total area can be derived by the summation of area of a processor kernel and area of additional hardware units. The processor kernel area amounts to two independent rules: (1) area corresponding to an overhead when extra hardware units are added; (2) the size of general-purpose resisters. We have compared the derived estimation values with the in-advance logic-synthesized data. Errors of the area estimation are less than 2%. For the delay estimation, we can reduce estimation errors by focusing on the functional units on a critical path. Errors of the delay estimation are all less than 2ns. |
| キーワード(和) | ハードウェア/ソフトウエア協調合成 / ハードウェア/ソフトウェア分割 / プロセッサコア / 面積/遅延見積り |
| キーワード(英) | hardware/software cosynthesis / hardware/software partitioning / processor core / area/delay estimation |
| 資料番号 | VLD99-75 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1999/11/27(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ディジタル信号処理向けプロセッサコアの面積/遅延見積り手法 |
| サブタイトル（和） | |
| タイトル（英） | Area/Delay Estimation Techniques for Digital Signal Processor Cores |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ハードウェア/ソフトウエア協調合成 / hardware/software cosynthesis |
| キーワード(2)（和/英） | ハードウェア/ソフトウェア分割 / hardware/software partitioning |
| キーワード(3)（和/英） | プロセッサコア / processor core |
| キーワード(4)（和/英） | 面積/遅延見積り / area/delay estimation |
| 第 1 著者 氏名（和/英） | 片岡 義治 / Yoshiharu KATAOKA |
| 第 1 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering Waseda University |
| 第 2 著者 氏名（和/英） | 吉澤 大 / Dai YOSHIZAWA |
| 第 2 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering Waseda University |
| 第 3 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 3 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering Waseda University |
| 第 4 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 4 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering Waseda University |
| 第 5 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 5 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering Waseda University |
| 発表年月日 | 1999/11/27 |
| 資料番号 | VLD99-75 |
| 巻番号（vol） | vol.99 |
| 号番号（no） | 475 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |