講演名	1999/11/27 基板バイアス印加時のスケーリング則 秋濃 俊郎,
PDFダウンロードページ	PDFダウンロードページへ
抄録(和)	通常の電源系である[V_ , V_]の他に、新たな基板電源系[V_ '(>V_ ), V_'()]を追加し、電気的に分離した4種類の基板バイアスで多値の閾値電圧を持たせたCMOS回路で、[V_ , V_]の根元でソース端子が接続する全てのプルアップ/プルダウン・トランジスタに高い閾値電圧を持たせて、それら電流を制御する回路方式を提案している[1]。本稿では、その方式の電源電圧と閾値電圧を中心にスケーリング則を見直した。一層の低消費電力化達成には、漏れ電流を防止する急峻な「カットオフ」が重要であり、そのサブスレッショルド領域における特性を解析し、今後の低消費電力設計の方向を再検討した。
抄録(英)	By using new substrate-bias power lines [V_ '(>V_ ), V_'()] in addition to common power supply lines [V_ , V_], we proposed to develop CMOS circuits with four kinds of threshold voltages (V_T) by the separated substrate-biases, and to control the currents by all of pull-up/pull-down MOSFETs with high V_T, of which source terminals are connected to the base of [V_ , V_] [1]. In this paper, focusing on the voltage sources and threshold voltages, we re-study the law of scaling based on this circuit architecture. From a viewpoint of abrupt "Cut-Off" characteristics to reduce a leak current for extremely low power, we analyze the subthreshold characteristics and re-examine the guidelines for extremely low power design.
キーワード(和)	基板バイアス / 閾値電圧 / スケーリング則 / サブスレッショルド / 漏れ電流
キーワード(英)	substrate-bias / threshold voltage / scaling law / subthreshold / leak current
資料番号	ICD99-206
発行日

研究会情報
研究会	ICD
開催期間	1999/11/27(から1日開催)
開催地（和）
開催地（英）
テーマ（和）
テーマ（英）
委員長氏名（和）
委員長氏名（英）
副委員長氏名（和）
副委員長氏名（英）
幹事氏名（和）
幹事氏名（英）
幹事補佐氏名（和）
幹事補佐氏名（英）

講演論文情報詳細
申込み研究会	Integrated Circuits and Devices (ICD)
本文の言語	JPN
タイトル（和）	基板バイアス印加時のスケーリング則
サブタイトル（和）
タイトル（英）	Scaling Law with Substrate-Bias
サブタイトル（和）
キーワード(1)（和/英）	基板バイアス / substrate-bias
キーワード(2)（和/英）	閾値電圧 / threshold voltage
キーワード(3)（和/英）	スケーリング則 / scaling law
キーワード(4)（和/英）	サブスレッショルド / subthreshold
キーワード(5)（和/英）	漏れ電流 / leak current
第 1 著者 氏名（和/英）	秋濃 俊郎 / Toshiro Akino
第 1 著者 所属（和/英）	近畿大学生物理工学部電子システム情報工学科 Department of Electronic System and Information Engineering School of Biology-Oriented Science and Technology, Kinki University
発表年月日	1999/11/27
資料番号	ICD99-206
巻番号（vol）	vol.99
号番号（no）	477
ページ範囲	pp.-
ページ数	7
発行日