講演名 | 1999/10/28 1V 50MHz 10.5mW低消費電力DSPコア 福士 功, 塩田 哲義, 大江 良一, 柴本 亘, 濱湊 真, 笹川 隆平, 土屋 篤, 石原 輝雄, 川嶋 将一郎, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 0.25μmデュアルVtプロセスを用いて1V動作に適したセルライブラリ、SRAM/ROMマクロを準備し、16bit固定小数点DSPを試作した。電源電圧1V,50MHzにおいてPDCハーフレート音声CODECを従来技術のDSPより42%少ない10.5mWの低消費電力で実現した。このDSPにはSRAMにブースト電圧を供給するために変換効率が59%と高くかつ待機時電力が10μWと小さい内部昇圧電源を設け、また外部インターフェースとの接続のためクランプ機能をもち450psと高速な1Vから2.5Vへのレベルコンバーターを組み込んだ。デュアルVt回路により待機時のリーク電力は通常のCMOSと同等に抑えることができた。 |
抄録(英) | We designed a 1 V, 50 MHz, 16-bit DSP core using a 0.25 um Dual Vt Library, SRAM, and Mask ROM tailored for 1V operation. A 1.0 V to 1.5 V voltage up converter with 59% power efficiency and 10 uW sleep power were implemented. We also implemented a 450 ps, 1 V to 2.5 V level converter. A power measurement with a half rate PDC CODEC showed 10.5 mW reduced by 42% of a standard DSP. A dual Vt DSP achieved the same sleep leakage power as that of the high Vt DSP. |
キーワード(和) | DSP / 低消費電力 / リーク / デュアル Vt / 昇圧電源 / レベルコンバーター / PDC / CODEC |
キーワード(英) | DSP / low power / leakage / dualVt / voltage converter / level converter / PDC / CODEC |
資料番号 | ICD99-180 |
発行日 |
研究会情報 | |
研究会 | ICD |
---|---|
開催期間 | 1999/10/28(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Integrated Circuits and Devices (ICD) |
---|---|
本文の言語 | JPN |
タイトル(和) | 1V 50MHz 10.5mW低消費電力DSPコア |
サブタイトル(和) | |
タイトル(英) | A 1V, 10.5mW Low Power DSP Core for Mobile Wireless System |
サブタイトル(和) | |
キーワード(1)(和/英) | DSP / DSP |
キーワード(2)(和/英) | 低消費電力 / low power |
キーワード(3)(和/英) | リーク / leakage |
キーワード(4)(和/英) | デュアル Vt / dualVt |
キーワード(5)(和/英) | 昇圧電源 / voltage converter |
キーワード(6)(和/英) | レベルコンバーター / level converter |
キーワード(7)(和/英) | PDC / PDC |
キーワード(8)(和/英) | CODEC / CODEC |
第 1 著者 氏名(和/英) | 福士 功 / Isao Fukushi |
第 1 著者 所属(和/英) | (株)富士通研究所システムLSI開発研究所 Fujitsu Laboratories Limited |
第 2 著者 氏名(和/英) | 塩田 哲義 / Tetsuyoshi Shiota |
第 2 著者 所属(和/英) | (株)富士通研究所システムLSI開発研究所 Fujitsu Laboratories Limited |
第 3 著者 氏名(和/英) | 大江 良一 / Ryoichi Ohe |
第 3 著者 所属(和/英) | (株)富士通研究所システムLSI開発研究所 Fujitsu Laboratories Limited |
第 4 著者 氏名(和/英) | 柴本 亘 / Wataru Shibamoto |
第 4 著者 所属(和/英) | (株)富士通研究所システムLSI開発研究所 Fujitsu Laboratories Limited |
第 5 著者 氏名(和/英) | 濱湊 真 / Makoto Hamaminato |
第 5 著者 所属(和/英) | (株)富士通研究所システムLSI開発研究所 Fujitsu Laboratories Limited |
第 6 著者 氏名(和/英) | 笹川 隆平 / Ryuhei Sasagawa |
第 6 著者 所属(和/英) | (株)富士通研究所システムLSI開発研究所 Fujitsu Laboratories Limited |
第 7 著者 氏名(和/英) | 土屋 篤 / Atsushi Tsuchiya |
第 7 著者 所属(和/英) | (株)富士通研究所システムLSI開発研究所 Fujitsu Laboratories Limited |
第 8 著者 氏名(和/英) | 石原 輝雄 / Teruo Ishihara |
第 8 著者 所属(和/英) | (株)富士通研究所システムLSI開発研究所 Fujitsu Laboratories Limited |
第 9 著者 氏名(和/英) | 川嶋 将一郎 / Shoichiro Kawashima |
第 9 著者 所属(和/英) | (株)富士通研究所システムLSI開発研究所 Fujitsu Laboratories Limited |
発表年月日 | 1999/10/28 |
資料番号 | ICD99-180 |
巻番号(vol) | vol.99 |
号番号(no) | 398 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |