講演名 1999/12/2
オンチップ電圧スキャンパスを用いた電源電圧変動検証手法
池田 誠, 青木 秀行, 浅田 邦博,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本報告では、システム・オン・チップ時代のデジタルLSIにおいて問題になると考えられる電源電圧変動に対して、スイッチトキャパシターを用いた再生型コンパレータによる電圧サンプル回路をシフトレジスタのように直列に接続するオンチップ電圧スキャン方式の提案を行い、テストチップを用いた電源電圧変動の測定によりその有効性を示している。本方式を実際チップの電源配線に埋め込むことで、動作環境における電源電圧変動の観測が可能となり、その結果により安全な電源設計が可能になるものと期待している。
抄録(英) This paper proposes an onchip-voltage scan path technique to monitor voltage bounce in power supply lines. Onchip-voltage scan path is consist of series connected voltage sampler with a regenerative comparator using a modified switched capacitor. We demonstrate that this technique can effectively monitor voltage bounce in power supply lines. A quality of power supply lines can be effectively enhanced when this technique is applied to a real chip.
キーワード(和) オンチップ電圧スキャン方式 / 電源電圧変動 / 電源設計の品質 / システム・オン・チップ
キーワード(英) On-chip voltage-scan path / supply voltage bounce / quality of power-line design / system-on-the-chip
資料番号 CPM99-121
発行日

研究会情報
研究会 CPM
開催期間 1999/12/2(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Component Parts and Materials (CPM)
本文の言語 JPN
タイトル(和) オンチップ電圧スキャンパスを用いた電源電圧変動検証手法
サブタイトル(和)
タイトル(英) Voltage Bounce Testing in Power Supply Lines Using Onchip-Voltage Scan Path
サブタイトル(和)
キーワード(1)(和/英) オンチップ電圧スキャン方式 / On-chip voltage-scan path
キーワード(2)(和/英) 電源電圧変動 / supply voltage bounce
キーワード(3)(和/英) 電源設計の品質 / quality of power-line design
キーワード(4)(和/英) システム・オン・チップ / system-on-the-chip
第 1 著者 氏名(和/英) 池田 誠 / Makoto IKEDA
第 1 著者 所属(和/英) 東京大学大規模集積システム設計教育研究センター
VLSI Design and Education Center, University of Tokyo
第 2 著者 氏名(和/英) 青木 秀行 / Hideyuki AOKI
第 2 著者 所属(和/英) 東京大学大規模集積システム設計教育研究センター
VLSI Design and Education Center, University of Tokyo
第 3 著者 氏名(和/英) 浅田 邦博 / Kunihiro ASADA
第 3 著者 所属(和/英) 東京大学大規模集積システム設計教育研究センター
VLSI Design and Education Center, University of Tokyo
発表年月日 1999/12/2
資料番号 CPM99-121
巻番号(vol) vol.99
号番号(no) 483
ページ範囲 pp.-
ページ数 6
発行日