| 講演名 | 2002/3/13 ニューラルネットワークからの論理関数抽出 : 学習効率の向上とハードウェア化 天野 さとみ, 宮内 新, 石川 知雄, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では,ニューラルネットワークを論理関数化することで認識時間を短縮する手法について述べた後,この手法に適した中間指標値を導入した学習アルゴリズムとシグモイド関数を階段関数に近似させる速度を状況に応じて変化させる学習アルゴリズムについて述べる.また,この手法はプリミティブな論理演算子のみで認識が行えるのでハードウェア化を行った.ソフトウェアで認識実験を行った結果,提案手法は学習と認識をより短時間で行え,正しい論理関数の抽出率が高く,汎化能力を引き継げることがわかった.次に,認識部分のハードウェア化を行った結果,論理関数を利用するシステムは簡単な構造で実現が可能であり,非常に短時間で結果が得られ,抽出-認識部分のハードウェア化を行った結果,妥当な時間内で結果が得られることがわかった. |
| 抄録(英) | We have proposed the technique of not using multiplication and addition. By the result of the recognition experiment by this method, we had checked that recognition time was shortened. However, by this method, the learning for acquiring the value suitable for extraction of the logical function took time. Therefore, we propose the technique of aiming at improvement in learning efficiency in this thesis. This technique uses the learning algorithm suitable for extracting a logical function, when learning. This is the technique of learning by newly setting the middle layer's evaluation value. By this result, we had checked that learning time had been shortened and the rate of extraction of the right logical function had increased. Moreover, The recognition system by this technique can be made only from a primitive logical operator. The system by this technology was actually compared with the system by general technology, and it had checked that the system by this technology was simpler. |
| キーワード(和) | 階層型ニューラルネットワーク / 論理関数 |
| キーワード(英) | multi-layered neural network / logical function |
| 資料番号 | NC2001-209 |
| 発行日 |
| 研究会情報 | |
| 研究会 | NC |
|---|---|
| 開催期間 | 2002/3/13(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Neurocomputing (NC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ニューラルネットワークからの論理関数抽出 : 学習効率の向上とハードウェア化 |
| サブタイトル（和） | |
| タイトル（英） | Logical function extraction from Neural Network : Increasing in efficiency of learning And Making hardware |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 階層型ニューラルネットワーク / multi-layered neural network |
| キーワード(2)（和/英） | 論理関数 / logical function |
| 第 1 著者 氏名（和/英） | 天野 さとみ / Satomi AMANO |
| 第 1 著者 所属（和/英） | 武蔵工業大学大学院電気工学専攻 Electrical Engineering, Graduate School, Musashi Institute of Technology |
| 第 2 著者 氏名（和/英） | 宮内 新 / Arata MIYAUCHI |
| 第 2 著者 所属（和/英） | 武蔵工業大学大学院電気工学専攻 Electrical Engineering, Graduate School, Musashi Institute of Technology |
| 第 3 著者 氏名（和/英） | 石川 知雄 / Tomo ISHIKAWA |
| 第 3 著者 所属（和/英） | 武蔵工業大学大学院電気工学専攻 Electrical Engineering, Graduate School, Musashi Institute of Technology |
| 発表年月日 | 2002/3/13 |
| 資料番号 | NC2001-209 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 737 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |