| 講演名 | 2005-07-21 32bitCPUを対象とした電力解析用評価環境の開発と実証実験 藤崎 浩一, 清水 秀夫, 新保 淳, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 現在、サイドチャネル攻撃に対する標準的な実験評価環境がないために、提案されている攻撃手法および対策の有効性を統一的に評価することが難しいという問題がある。そこで、(財)日本規格協会情報技術標準化研究センター(INSTAC)耐タンパー性調査研究委員会では、平成16年度に32bit CPUを対象としたサイドチャネル攻撃の標準的プラットフォームの仕様を策定した[1]。本稿では、このプラットフォームの仕様を説明し、仕様に準拠した基板を用いてDESに対する差分電力解析とRSAに対する単純電力解析の実証実験を行った結果を報告する。 |
| 抄録(英) | There is a problem that we can't evaluate threats or countermeasures of the attacks in papers, because there is no standard evaluation platform for side channel attacks. So the tamper-resistance standardization research committee, established by INSTAC(Information Standardization Center) within the Japanese Standards Association(JSA), designed a specification of evaluation platform with 32 bit CPU. This paper reports the actual experiment of DPA(Differential Power Analysis) against DES and SPA(Simple Power Analysis) against RSA using a board based on the specification. |
| キーワード(和) | サイドチャネル攻撃 / 差分電力解析 / 単純電力解析 |
| キーワード(英) | INSTAC-32 / Side Channel / Differential Power Analysis / Simple Power Analysis |
| 資料番号 | ISEC2005-19,SITE2005-17 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ISEC |
|---|---|
| 開催期間 | 2005/7/14(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Information Security (ISEC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 32bitCPUを対象とした電力解析用評価環境の開発と実証実験 |
| サブタイトル（和） | |
| タイトル（英） | Development of power analysis evaluation platform for 32 bit processor |
| サブタイトル（和） | |
| キーワード(1)（和/英） | サイドチャネル攻撃 / INSTAC-32 |
| キーワード(2)（和/英） | 差分電力解析 / Side Channel |
| キーワード(3)（和/英） | 単純電力解析 / Differential Power Analysis |
| 第 1 著者 氏名（和/英） | 藤崎 浩一 / Koichi Fujisaki |
| 第 1 著者 所属（和/英） | (株)東芝研究開発センター Corporate Research and Development Center, Toshiba corporation |
| 第 2 著者 氏名（和/英） | 清水 秀夫 / Hideo Shimizu |
| 第 2 著者 所属（和/英） | (株)東芝研究開発センター Corporate Research and Development Center, Toshiba corporation |
| 第 3 著者 氏名（和/英） | 新保 淳 / Atsushi Shimbo |
| 第 3 著者 所属（和/英） | (株)東芝研究開発センター Corporate Research and Development Center, Toshiba corporation |
| 発表年月日 | 2005-07-21 |
| 資料番号 | ISEC2005-19,SITE2005-17 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 193 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |