| 講演名 | 2002/3/1 CMOS論理ゲートの充放電電流および貫通電流による消費電力の定式化とその応用 鹿野 裕明, 原田 知親, 榎本 忠儀, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | ディジタル論理回路の動作時消費電力(P_T)を簡単に見積もるために、負荷容量(C)の充放電電流による論理ゲート1個当りの消費電力(PD)と貫通電流による論理ゲート1個当りの消費電力(PS)を、既知であるドライバのファンアウト数(m)と対象論理ゲートのファンアウト数(n)を用いて、定式化できる.NOT、NAND、NOR、AND-NOR、OR-NAND、等各種論理ゲートに対しPD、PSを定式化した.この結果、CADツールを用いずに、大規模論理回路の消費電力を容易に見積もることができるようになった.ここでは一例として8ビット桁上げ伝搬加算回路および8ビット平方根・除算回路の動作時消費電力(P_T)を計算した.同回路のPTをSPICE解析でも求め、定式による計算結果とおおよそ一致することを確認した. |
| 抄録(英) | We have developed simple and closed expressions for both a short-circuit power dissipation (ps) and a charge-discharge power dissipation (PD) of a single CMOS logic gate. ps is expressed by the number (in) of logic gates parallel to a given logic gate and the number (n) of fan-outs of the same gate. ps and Pu expressions for various logic gates including NOT, NAND, NOR, AND-NOR and OR-NAND have been obtained so that the power dissipation of even large circuitries can be easily estimated without using CAD tools, since both in and n are known factors. We applied these expressions to an 8-bit ripple carry adder and an 8-bit square-root, divider circuit. The calculated power dissipations with these expressions were almost the same as these with SPICE. |
| キーワード(和) | CMOS / 消費電力 / 貫通電流 / 桁上げ伝搬加算回路 / 平方根・除算回路 |
| キーワード(英) | CMOS / power dissipation / short-circuit dissipation / ripple carry adder / square-root divider circuit |
| 資料番号 | VLD2001-167 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2002/3/1(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | CMOS論理ゲートの充放電電流および貫通電流による消費電力の定式化とその応用 |
| サブタイトル（和） | |
| タイトル（英） | Closed Expressions for Power Dissipations of CMOS Logic Gates and Their Application to CMOS Circuitries |
| サブタイトル（和） | |
| キーワード(1)（和/英） | CMOS / CMOS |
| キーワード(2)（和/英） | 消費電力 / power dissipation |
| キーワード(3)（和/英） | 貫通電流 / short-circuit dissipation |
| キーワード(4)（和/英） | 桁上げ伝搬加算回路 / ripple carry adder |
| キーワード(5)（和/英） | 平方根・除算回路 / square-root divider circuit |
| 第 1 著者 氏名（和/英） | 鹿野 裕明 / Hiroaki Shikano |
| 第 1 著者 所属（和/英） | 中央大学大学院理工学研究科情報工学専攻 Graduate School of Science and Engineering, Chuo University |
| 第 2 著者 氏名（和/英） | 原田 知親 / Tomochika Harada |
| 第 2 著者 所属（和/英） | 中央大学大学院理工学研究科情報工学専攻 Graduate School of Science and Engineering, Chuo University |
| 第 3 著者 氏名（和/英） | 榎本 忠儀 / Tadayoshi Enomoto |
| 第 3 著者 所属（和/英） | 中央大学大学院理工学研究科情報工学専攻 Graduate School of Science and Engineering, Chuo University |
| 発表年月日 | 2002/3/1 |
| 資料番号 | VLD2001-167 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 695 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |