| 講演名 | 2002/3/1 制御処理ハードウェア高位合成のためのコントロールデータフローグラフ変形手法 石井 哲雄, 戸川 望, 柳澤 政生, 大附 辰夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 制御処理ハードウェアの高位合成システムにおける,ハードウェアの実行時間の削減を実現するコントロールデータフローグラフ変形手法を提案する.本高位合成システムは,アプリケーションプログラム記述から,状態数が最小で且つ高速な演算器が割り当てられ高速に動作する初期状態、遷移グラフを初期ハードウェア候補として出力する.提案するコントロールデータフローグラフ変形手法は2つのアプローチにより,(1)初期状態遷移グラフの実行クロックサイクル数の削減,(2)初期状態遷移グラフのクロック周期の削減,を実現する.(1)を部分コントロールデータフローグラフの複製処理によるパス長の削減により実現する.(2)を一算術演算処理内のメモリ読み込み処理と演算処理を異なるイタレーションに分散させるパイプライン実行により実現する.計算機実験により提案手法の有効性を示す. |
| 抄録(英) | In this paper, a control/data flow graph(CDFG) transformation algorithm is proposed for high-level synthesis system targeted at control-based hardwares. A scheduler in our system generates state transition graphs(STGs) from a CDFG. This transformation algorithm is focused on reducing the execution time of hardwares. Proposal transformation algorithm is consist of two techniques. The one reduces the number of transition in a STG by replicating sub-CDFG, and the other reduces the clock cycle time by executing arithmetic operations with memory accesses in parallel. Experimental results for several control-based hardwares demonstrate effectiveness and efficiency of the algorithm. |
| キーワード(和) | 高位合成 / コントロールデータフローグラフ / 状態遷移グラフ / グラフ変形 / スケジューリング |
| キーワード(英) | high-level synthesis / control/data flow graph / state transition graph / graph transformation / scheduling |
| 資料番号 | VLD2001-165 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2002/3/1(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 制御処理ハードウェア高位合成のためのコントロールデータフローグラフ変形手法 |
| サブタイトル（和） | |
| タイトル（英） | A Control/Data Flow Graph Transformation Algorithm in High-Level Synthesis for Control-Based Hardwares |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 高位合成 / high-level synthesis |
| キーワード(2)（和/英） | コントロールデータフローグラフ / control/data flow graph |
| キーワード(3)（和/英） | 状態遷移グラフ / state transition graph |
| キーワード(4)（和/英） | グラフ変形 / graph transformation |
| キーワード(5)（和/英） | スケジューリング / scheduling |
| 第 1 著者 氏名（和/英） | 石井 哲雄 / Tetsuo ISHII |
| 第 1 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 2 著者 所属（和/英） | 北九州市立大学国際環境工学部情報メディア工学科:早稲田大学理工学総合研究センター Department of Information and Media Sciences, The University of Kitakyushu:Advanced Research Institute for Science and Engineering, Waseda University |
| 第 3 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 3 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 4 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 発表年月日 | 2002/3/1 |
| 資料番号 | VLD2001-165 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 695 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |