| 講演名 | 2002/3/1 RSA暗号処理のための剰余演算回路 魏 書剛, 清水 賢資, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本論文では,RSA暗号処理に使用される直列型剰余乗算器にsigned-digit(SD)数演算を導入するため,まず対称剰余数演算について冗長な数表現に関する定義と性質を述べる.p桁SD数加算アルゴリズムを対称剰余数演算に適用すれば,剰余加算は2つのSD数加算器を用いれば実現できる.このSD数剰余加算器を剰余演算の中心素子とする直列型剰余乗算器の構成を提案する.次に,剰余乗算における剰余加算の回数を減らすためにBooth符号の導入を考案し,剰余乗算回路の高速化を図る.最後に,提案した直列型剰余乗算器をRSA暗号処理へ応用することについて考察を行う.ハードウェア記述言語VHDLにより剰余乗算回路設計およびシミュレーションを行い,高速な剰余乗算回路が実現されることを示す. |
| 抄録(英) | A fast serial residue multiplier based on signed-digit(SD) number arithmetic circuits is proposed for RSA public-key encryption. A modulo m addition is performed by using two p-digit SD adders and a modulo m multiplier is constructed with one modulo m SD adder, a partial product generator and registers. We present a Booth recoding method to reduce the partial products. When a radix-four Booth code is used, the partial products are reduced to half. The circuit design and simulation results by VHDL show that a high speed RSA public-key encryption processor can be implemented by applying the presented residue multiplier. |
| キーワード(和) | Signed-Digit(SD)数表現 / 対称剰余数表現 / 剰余乗算器 / Booth符号 / RSA暗号 |
| キーワード(英) | signed-digit number representation / symmetric residue number representaion / residue multiplier / Booth code / RSA encryption |
| 資料番号 | VLD2001-161 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2002/3/1(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | RSA暗号処理のための剰余演算回路 |
| サブタイトル（和） | |
| タイトル（英） | Residue Arithmetic Circuits for RSA encryption |
| サブタイトル（和） | |
| キーワード(1)（和/英） | Signed-Digit(SD)数表現 / signed-digit number representation |
| キーワード(2)（和/英） | 対称剰余数表現 / symmetric residue number representaion |
| キーワード(3)（和/英） | 剰余乗算器 / residue multiplier |
| キーワード(4)（和/英） | Booth符号 / Booth code |
| キーワード(5)（和/英） | RSA暗号 / RSA encryption |
| 第 1 著者 氏名（和/英） | 魏 書剛 / Shugang WEI |
| 第 1 著者 所属（和/英） | 群馬大学工学部情報工学科 Dept. of computer Science, Faculty of Engineering, Gunma University |
| 第 2 著者 氏名（和/英） | 清水 賢資 / Kensuke SHIMIZU |
| 第 2 著者 所属（和/英） | 群馬大学工学部情報工学科 Dept. of computer Science, Faculty of Engineering, Gunma University |
| 発表年月日 | 2002/3/1 |
| 資料番号 | VLD2001-161 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 695 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |