| 講演名 | 2002/2/28 An Efficient Exploration Scheme for Datapath Width Optimization of Embedded Processor Systems , |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | Datapath width optimization is very effective for designing a custom-made processor system with low cost and less power/energy consumption. However, to determine an optimal value of datapath width, designers need to iteratively work on a number of customizations which results in a long design time. In order to reduce design time, we propose an efficient scheme for reducing the design exploration space for the optimization. Through a single-pass simulation for a reference customization and a model for estimating and evaluating performance, reduction in design exploration space can be achieved. Experimental results show that a substantial reduction in design exploration space is possible. |
| キーワード(和) | |
| キーワード(英) | Embedded processor system / Datapath width optimization / Soft-core processor / Retargetable compiler / Low/high level simulation / Design methodology for VLSI systems |
| 資料番号 | VLD2001-149 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2002/2/28(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | An Efficient Exploration Scheme for Datapath Width Optimization of Embedded Processor Systems |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / Embedded processor system |
| 第 1 著者 氏名（和/英） | / MohammadMesbah UDDIN |
| 第 1 著者 所属（和/英） | Department of Computer Science and Communication Engineering Graduate School of Information Science and Electrical Engineering Kyushu University |
| 発表年月日 | 2002/2/28 |
| 資料番号 | VLD2001-149 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 694 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |