講演名 | 2002/2/28 繰り返し分割再配置による2次元配置最適化手法 金子 哲, 高島 康裕, 佐藤 眞司, 金子 峰雄, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 本稿では,1次元配置問題に対して代表的な確率的最適化手法であるSimulated Annealing(SA)法に比べ,同等の解をより高速に得ることが可能なSimulated Quenching(SQ)法に着目し,それを拡張した2次元配置最適化手法を提案する.1次元配置に対するSQ法の成功の要因は各再配置毎の(i)スロットとコンポーネントのサブグループ化,(ii)各サブグループに対する部分問題の構成,(iii)部分問題における再配置手法,にあるとの見地から,2次元配置への拡張においてもこれらの特徴に着目し,部分問題の構成及び部分問題における再配置手法を異にするいくつかの手法を提案する.また,実験によりSA法と同等の解をより高速に得られることを確認した. |
抄録(英) | Simulated Quenching (SQ) has been introduced as a 1-dimensional placement method. SQ can derive a solution comparable to that of SA with shorter runtime. The performance of SQ depends on (i) a way of dividing the original problem into sub problems, (ii) modification of sub problems, and (iii) a solving method for the modified sub problems. We propose several 2-dimensional placement methods based on the above considerations. Our experiments confirm that some of our methods derive solutions comparable to those of SA with shorter runtime. |
キーワード(和) | Simulated Quenching / 2次元配置 / 繰り返し最適化 / 分割 / 配線長 |
キーワード(英) | Simulated Quenching / 2-dimensional placement / iterative optimization / partition / wire length |
資料番号 | VLD2001-146 |
発行日 |
研究会情報 | |
研究会 | VLD |
---|---|
開催期間 | 2002/2/28(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | VLSI Design Technologies (VLD) |
---|---|
本文の言語 | JPN |
タイトル(和) | 繰り返し分割再配置による2次元配置最適化手法 |
サブタイトル(和) | |
タイトル(英) | 2-Dimensional Placement Method Based on Iterative Divide-and-Replacement |
サブタイトル(和) | |
キーワード(1)(和/英) | Simulated Quenching / Simulated Quenching |
キーワード(2)(和/英) | 2次元配置 / 2-dimensional placement |
キーワード(3)(和/英) | 繰り返し最適化 / iterative optimization |
キーワード(4)(和/英) | 分割 / partition |
キーワード(5)(和/英) | 配線長 / wire length |
第 1 著者 氏名(和/英) | 金子 哲 / Akira KANEKO |
第 1 著者 所属(和/英) | 北陸先端科学技術大学院大学情報科学科 Japan Advanced Institute of Science and Technology |
第 2 著者 氏名(和/英) | 高島 康裕 / Yasuhiro TAKASHIMA |
第 2 著者 所属(和/英) | 北陸先端科学技術大学院大学情報科学科 Japan Advanced Institute of Science and Technology |
第 3 著者 氏名(和/英) | 佐藤 眞司 / Shinji SATO |
第 3 著者 所属(和/英) | マイクロアーク株式会社 MicroArk co.,Ltd. |
第 4 著者 氏名(和/英) | 金子 峰雄 / Mineo KANEKO |
第 4 著者 所属(和/英) | 北陸先端科学技術大学院大学情報科学科 Japan Advanced Institute of Science and Technology |
発表年月日 | 2002/2/28 |
資料番号 | VLD2001-146 |
巻番号(vol) | vol.101 |
号番号(no) | 694 |
ページ範囲 | pp.- |
ページ数 | 8 |
発行日 |