| 講演名 | 2005-09-08 次世代SiPに向けた適正配線構造に関する基礎検討(LSIシステムの実装・モジュール化・インタフェース技術, テスト技術) 安田 尚平, 岩田 剛治, 佐藤 了平, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | エレクトロニクスシステムは、駆動周波数を上げてプロセスルールを縮めることにより、性能を上げてきたが、グローバル配線においては、スケーリング則により信号品質が劣化する。このため、電子システムの性能向上のボトルネックになると考えられる。これに対して、私たちは、グローバル配線の構造をストリップライン+コプレーナ構造にすることによる、電磁界の準完全閉じこめによる信号品質の改善し、リピータレス(消費電力低減)の配線を提案します。そして、次世代のSiPを想定して、クロック周波数(矩形波で10GHz)を平均的なチップの一辺にあたる10mmのグローバル配線を想定して、信号品質の目標として、3次高調波である30GHzで-10dBより小さい信号減衰を達成する配線構造を電磁界解析を用いて検討し、配線サイズと信号減衰の関係の近似式を作成し、上記仕様を満たす配線として、1.2μm角の銅配線で、線間を2.4μmとしたサイズで実現できることを算出し、電磁界シミュレーションにより検証した結果良好な結果を得られた。 |
| 抄録(英) | Although the semiconductor has raised performance by speeding up of the clock frequency and shrinking the process rule, a signal integrity becomes poor quality at the global wire without receiving the benefit of a scaling law, and it becomes the neck of the improvement of semiconductor performance in near future. Then, we propose that the signal integrity has been improved by making structure of global wire into strip-line + coplanar structure. And the 10mm global wiring that is equivalent to one side of an average chip about a clock frequency (10GHz digital signal) is assumed supposing next-generation SiP. And we decided to attain signal attenuation smaller than -10dB at 30GHz which is the 3rd harmonics as signal integrity. And the wiring structure of fulfilling the specification is investigated by using the electromagnetic analysis. Furthermore, from the result, the approximate expression of wiring size and the relation of signal attenuation was created. By using this approximate expression, it computed that between lines was realizable in the size set to 2.4μm the copper interconnect of 1.2μm angle as wiring which fulfills the above-mentioned specification. Moreover, the good result could be obtained as a result of verifying these results by a electromagnetic simulation. |
| キーワード(和) | グローバル配線 / システムインアパッケージ / システムオンチップ / 信号品質 / 配線構造 / 伝送線路 |
| キーワード(英) | Global circuit line / System in a package / System on a chip / Signal integrity / Circuit line structure / Transmission line |
| 資料番号 | CPM2005-91,ICD2005-101 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2005/9/1(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 次世代SiPに向けた適正配線構造に関する基礎検討(LSIシステムの実装・モジュール化・インタフェース技術, テスト技術) |
| サブタイトル（和） | |
| タイトル（英） | Basic Study of Proper Circuit Line Structure for Advanced System in Package |
| サブタイトル（和） | |
| キーワード(1)（和/英） | グローバル配線 / Global circuit line |
| キーワード(2)（和/英） | システムインアパッケージ / System in a package |
| キーワード(3)（和/英） | システムオンチップ / System on a chip |
| キーワード(4)（和/英） | 信号品質 / Signal integrity |
| キーワード(5)（和/英） | 配線構造 / Circuit line structure |
| キーワード(6)（和/英） | 伝送線路 / Transmission line |
| 第 1 著者 氏名（和/英） | 安田 尚平 / Syouhei YASUDA |
| 第 1 著者 所属（和/英） | 大阪大学大学院工学研究科:(現)メルコ・ディスプレイ・テクノロジー(株) Graduate School of Engineering, Osaka University:(Present address)Melco Display Technology Incorporated |
| 第 2 著者 氏名（和/英） | 岩田 剛治 / Yoshiharu IWATA |
| 第 2 著者 所属（和/英） | 大阪大学先端科学イノベーションセンター Center for Advanced Science and Innovation, Osaka University |
| 第 3 著者 氏名（和/英） | 佐藤 了平 / Ryohei SATOH |
| 第 3 著者 所属（和/英） | 大阪大学先端科学イノベーションセンター Center for Advanced Science and Innovation, Osaka University |
| 発表年月日 | 2005-09-08 |
| 資料番号 | CPM2005-91,ICD2005-101 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 267 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |