| 講演名 | 2005-09-09 高速ディジタルデバイス実装における高周波電気的特性の検討 : フリップチップ実装時の高速伝送特性(LSIシステムの実装・モジュール化・インタフェース技術, テスト技術) 上田 千寿, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 高速ディジタル信号のギガヘルツ伝送を可能する、Flip-Chip実装における高周波電気特性を電磁界シミュレーターにより考察した。その結果、高速信号がビアを通過する際、多層配線板のグランドプレーンへ電磁波が漏洩しグランドプレーン表面に多くの電流が流れることを確認した。プレーンを貫通するビアのクリアランスが狭いほど、静電容量が増大して電荷が暫時滞留する。これにより信号品質の劣化が伴うことも確認した。高速ディジタル信号が通過する構造体には電磁波エネルギーが多重反射を繰り返し、過度電荷滞留を起こさない構造が望ましい。 |
| 抄録(英) | In this paper, using 3D EM simulator, we studied transient characteristics of high frequency current in SIP & SOC packages to see how the number of ground plane layers and gap size of via clearances affect power integrity. In a package with a through-hole via (a via penetrating the ground plane perpendicularly), while gigahertz frequency current is passing the via, electromagnetic wave leaks on ground planes, turns to be surface current which diffuses all over the planes repeating multiple reflection, and finally yields stored charges at via antipads. It causes waveform distortion as well as vertical level shift. It is proved that for high speed digital signal transmission, the less number of ground planes and the broader gap of clearances can reduce insertion loss and unwanted resonance. |
| キーワード(和) | シグナルシンテグリティ / パワーインテグリティ / VLSIパッケージ / フリップチップ実装 / 高多層プリント配線基板 / ビルドアップ基板 |
| キーワード(英) | Signal-Integrity / Power-Integrity / VLSI-Package / Flip-Chip mounting / Multi-Layer PCB / Build-Up PCB |
| 資料番号 | CPM2005-96,ICD2005-106 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPM |
|---|---|
| 開催期間 | 2005/9/2(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Component Parts and Materials (CPM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 高速ディジタルデバイス実装における高周波電気的特性の検討 : フリップチップ実装時の高速伝送特性(LSIシステムの実装・モジュール化・インタフェース技術, テスト技術) |
| サブタイトル（和） | |
| タイトル（英） | The study of the high frequency electrical characteristics in high-speed digital device mounting : The Characteristic of high speed transmission of Flip-Chip Mounting |
| サブタイトル（和） | |
| キーワード(1)（和/英） | シグナルシンテグリティ / Signal-Integrity |
| キーワード(2)（和/英） | パワーインテグリティ / Power-Integrity |
| キーワード(3)（和/英） | VLSIパッケージ / VLSI-Package |
| キーワード(4)（和/英） | フリップチップ実装 / Flip-Chip mounting |
| キーワード(5)（和/英） | 高多層プリント配線基板 / Multi-Layer PCB |
| キーワード(6)（和/英） | ビルドアップ基板 / Build-Up PCB |
| 第 1 著者 氏名（和/英） | 上田 千寿 / Chihiro Ueda |
| 第 1 著者 所属（和/英） | (株)エー・イー・ティージャパン技術部 AET JAPAN, INC |
| 発表年月日 | 2005-09-09 |
| 資料番号 | CPM2005-96,ICD2005-106 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 266 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |