| 講演名 | 2005-09-08 DRAM電源系マクロモデルを使ったパッケージ設計手法の開発(LSIシステムの実装・モジュール化・インタフェース技術, テスト技術) 中村 聡, 須賀 卓, 片桐 光昭, 西尾 洋二, 船場 誠司, 廣瀬 行敏, 伊佐 聡, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年、半導体業界では複数の半導体チップを1つのパッケージに実装したMCP(Multi Chip Package)やSiP(System in Package)が主流となっている。このMCP/SiPでは、搭載される半導体チップの高速化に伴う電源/GND電圧変動の増加による動作信頼性の低下が課題となっている。本報告では、MCP/SiPなどの半導体パッケージにおける電源/GND配線の最適設計指針の提示を目的として、電源/GNDから見たDRAM出力回路の線形マクロモデルをSPICEモデルから作成した。また、このマクロモデルを使ってDRAM電源パッドでの電圧変動を任意の制約値以下に抑制する半導体パッケージ電源配線設計指針の導出手法について報告する。 |
| 抄録(英) | In late years, MCP(Multi Chip Package) and SiP(System in Package) which has plural semiconductor chips in one package become the mainstream in the semiconductor industry. However, by increasing of a voltage fluctuation of power supply/GND with high-speed semiconductor chips packaged in MCP/SiP, decrease of working reliability will be a big problem. By this report, for the purpose of presentation the optimum design manual to power supply/GND trace in a semiconductor package such as MCP/SiP, we make a linear macro-model of the DRAM output circuit between power supply and GND from a SPICE model. And, for a suppression of the voltage fluctuation less than arbitrary limitation at power supply pad of a DRAM, we report the derivation technique of design manual to power supply trace in a semiconductor package by using this macro-model. |
| キーワード(和) | 電源/GND / 電圧変動 / 半導体パッケージ / 設計指針 |
| キーワード(英) | MCP/SiP / power supply/GND / a voltage fluctuation / DRAM / a semiconductor package / design manual |
| 資料番号 | CPM2005-87,ICD2005-97 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPM |
|---|---|
| 開催期間 | 2005/9/1(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Component Parts and Materials (CPM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | DRAM電源系マクロモデルを使ったパッケージ設計手法の開発(LSIシステムの実装・モジュール化・インタフェース技術, テスト技術) |
| サブタイトル（和） | |
| タイトル（英） | Development of Design Techniques for Semiconductor-Package By using DRAM Macro-Model of Power System |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 電源/GND / MCP/SiP |
| キーワード(2)（和/英） | 電圧変動 / power supply/GND |
| キーワード(3)（和/英） | 半導体パッケージ / a voltage fluctuation |
| キーワード(4)（和/英） | 設計指針 / DRAM |
| 第 1 著者 氏名（和/英） | 中村 聡 / Satoshi Nakamura |
| 第 1 著者 所属（和/英） | (株)日立製作所生産技術研究所 Hitachi, Ltd., Production Engineering Research Laboratory |
| 第 2 著者 氏名（和/英） | 須賀 卓 / Takashi Suga |
| 第 2 著者 所属（和/英） | (株)日立製作所生産技術研究所 Hitachi, Ltd., Production Engineering Research Laboratory |
| 第 3 著者 氏名（和/英） | 片桐 光昭 / Mitsuaki Katagiri |
| 第 3 著者 所属（和/英） | エルピーダメモリ(株) Elpida Memory, Inc. |
| 第 4 著者 氏名（和/英） | 西尾 洋二 / Yoji Nishio |
| 第 4 著者 所属（和/英） | エルピーダメモリ(株) Elpida Memory, Inc. |
| 第 5 著者 氏名（和/英） | 船場 誠司 / Seiji Funaba |
| 第 5 著者 所属（和/英） | エルピーダメモリ(株) Elpida Memory, Inc. |
| 第 6 著者 氏名（和/英） | 廣瀬 行敏 / Yukitoshi Hirose |
| 第 6 著者 所属（和/英） | エルピーダメモリ(株) Elpida Memory, Inc. |
| 第 7 著者 氏名（和/英） | 伊佐 聡 / Satoshi Isa |
| 第 7 著者 所属（和/英） | エルピーダメモリ(株) Elpida Memory, Inc. |
| 発表年月日 | 2005-09-08 |
| 資料番号 | CPM2005-87,ICD2005-97 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 265 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |