講演名 | 2005-07-27 SFQ回路の自動論理合成手法提案とツール実装(材料, 一般) 亀田 義男, 萬 伸一, 橋本 義仁, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 単一磁束量子(SFQ : Single-Flux-Quantum)回路は高速・低消費電力特性から高速情報処理システムの実現回路として注目される.自動論理合成はハードウェア記述言語で書かれた抽象的な回路動作仕様からゲートレベルの回路を生成する技術であり, 設計回路規模拡大と設計期間短縮のために不可欠である.本稿では, SFQ論理回路を自動合成する手法を提案する.提案手法の合成処理は2段階に分かれる.前半は, 半導体回路設計用の論理合成ツールを用いてレベル論理の中間回路を生成する処理である.後半は, パルス論理特有の回路構成を中間回路に組込み, パルス論理で動作するSFQ回路に変換する処理である.提案手法を実現するツールを実装し, 既に開発した自動配置配線ツールを連携してトップダウンのSFQ回路自動設計が可能になった.種々のビット幅の加算器とALUを自動合成した例を示す.例えば, 16種の演算を行う64ビットALUは約2分半で合成できた.合成回路は約18000論理ゲートからなる.この結果は, 提案手法とツールで大規模なSFQ論理回路を短時間で設計できることを示している. |
抄録(英) | Single-flux-quantum (SFQ) logic circuits provide us a faster operation with low power consumption using Josephson junctions as switching device. In the top-down SFQ circuit design flow, we have already developed a place-and-route tool that covers the back-end circuit design. In this paper, we present an automatic SFQ logic synthesis method that covers the front-end circuit design. The logic synthesis is a process that generates a gate-level logic circuit from a functional specification written in hardware description languages, such as Verilog-HDL and VHDL. Differences in between level-sensitive CMOS logic and pulse-driven SFQ logic have prevented a direct application of existing CMOS logic synthesis methods to the synthesis of SFQ logic circuits. The automatic logic synthesis scheme we present here consists of two procedures. After we generate a level-sensitive intermediate circuit by using a commercially available CMOS logic synthesis tool, we execute a post-process that converts the intermediate circuit into a pulse-driven SFQ circuit. We implemented the synthesis tool that can be linked to the automatic place-and-route tool we previously developed. These design tools enable a seamless automatic SFQ circuit design. Using the automatic synthesis tool, we generated adders and ALUs of various bit widths. For example, it took only two and half minutes to synthesize a 64-bit SFQ ALU with 16 operations. The generated SFQ circuit has 18000 logic gates. This result shows the effectiveness of our synthesis method and tool for large-scale SFQ logic circuits. |
キーワード(和) | SFQ回路 / 論理合成 / パルス論理 / 設計自動化 / ハードウェア記述言語 |
キーワード(英) | Single-Flux-Quantum (SFQ) circuit / logic synthesis / pulse-driven logic / electronic design automation / hardware description language |
資料番号 | SCE2005-17 |
発行日 |
研究会情報 | |
研究会 | SCE |
---|---|
開催期間 | 2005/7/20(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Superconductive Electronics (SCE) |
---|---|
本文の言語 | JPN |
タイトル(和) | SFQ回路の自動論理合成手法提案とツール実装(材料, 一般) |
サブタイトル(和) | |
タイトル(英) | Automatic Logic Synthesis Scheme and Tool Implementation for Single-Flux-Quantum Circuits |
サブタイトル(和) | |
キーワード(1)(和/英) | SFQ回路 / Single-Flux-Quantum (SFQ) circuit |
キーワード(2)(和/英) | 論理合成 / logic synthesis |
キーワード(3)(和/英) | パルス論理 / pulse-driven logic |
キーワード(4)(和/英) | 設計自動化 / electronic design automation |
キーワード(5)(和/英) | ハードウェア記述言語 / hardware description language |
第 1 著者 氏名(和/英) | 亀田 義男 / Yoshio KAMEDA |
第 1 著者 所属(和/英) | 超電導工学研究所 ISTEC/SRL |
第 2 著者 氏名(和/英) | 萬 伸一 / Shinichi YOROZU |
第 2 著者 所属(和/英) | 超電導工学研究所 ISTEC/SRL |
第 3 著者 氏名(和/英) | 橋本 義仁 / Yoshihito HASHIMOTO |
第 3 著者 所属(和/英) | 超電導工学研究所 ISTEC/SRL |
発表年月日 | 2005-07-27 |
資料番号 | SCE2005-17 |
巻番号(vol) | vol.105 |
号番号(no) | 210 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |