| 講演名 | 2005/7/29 タイルフォールトトレラントの提案と検証(高信頼プロセッサ, SWOPP武雄2005(2005年並列/分散/協調処理に関する「武雄」サマー・ワークショップ)) 川合 浩之, 山口 佳樹, 相部 範之, 安永 守利, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | システム全体を構成する要素として集積回路システムが利用されている場合、その誤動作・故障はシステムの運用において非常に大きな問題の一つでなる。また、特殊環境(航空宇宙分野においては高高度及び成層圏外など)においては人手を介したシステムの修復は非常に困難であることから、集積回路システムによりもたらされる問題はシステムの運用自体に致命的な影響を与えかねない。このため耐故障性に優れた集積回路システムは非常に強く市場より要求されている。集積回路システムに誤動作・故障を引き起こす主な原因の一つとしては、宇宙線・太陽風及びα線などの放射線による影響が広く知られている。この放射線に影響に対する研究結果は数多く発表され現在までに多くの成果をもたらしている。しかし一方で、全ての放射線から集積回路システムを守るのは非常に難しく、また特殊環境下における面積単価は非常に高いため、冗長化構造による受動的な耐故障性の向上にも限界があることが知られている。そこで本論文では、回路修復機構の導入(能動的な耐故障性の向上)に加え集積回路の単位面積あたりの使用効率の向上を意識したタイルフォールトトレラント手法の提案を行う。タイルフォールトトレラント手法の特徴は、FPGAの構造を考慮した、タイルと呼ばれる細かいユニットを基本単位とした回路再構成を用いることで故障部分の修復を能動的に行なう点にある。また本提案手法のもう一つの特徴として、スペアを予め用意するのではなく故障した段階で正常な回路を複製することにより、システムの冗長性及び面積使用効率などを従来手法より高めている点を挙げることができる。現在までに提案されている能動的修復手法はスペア回路として既に用意されたものを使用し、デバイス単位又は機能的な回路の集合(モジュール)単位で行なうのが一般的であり、使用面積に対する効率についてはあまり考えられていなかった。本論文では、回路再構成機能を用いることで使用面積に対する効率の向上を図っており、これを実現するタイルフォールトトレラント手法の詳細とその結果について紹介を行なう。 |
| 抄録(英) | In the space, galactic cosmic rays and solar rays collide with integrated circuits, and then it causes "soft" or "hard" failure that increase in proportion to exposing to radiation, in the device. Due to the increasing requirement of spacecraft application, it is important that radiation fault-tolerant techniques are improved. This paper describes an approach, tile fault-tolerant, which realizes higher fault-tolerant using reconfiguring modules which the system are composed of. The approach determines the approximate size of "tile" which a module is composed of, so that efficiency and effectiveness with the system is improved. The experimental result shows that our proposed approach can produce a prototype hardware system that is smaller when compared with a simple fault-tolerant implementation such as triple module redundancy. It is clear as that tile fault-tolerant approach can implement larger circuits than current ones using the same device. |
| キーワード(和) | 耐故障性 / シングルイべント効果 / 回路再構成 |
| キーワード(英) | fault-tolerant / single event effenct / FPGA / reconfigurable architechture |
| 資料番号 | DC2005-16 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2005/7/29(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | タイルフォールトトレラントの提案と検証(高信頼プロセッサ, SWOPP武雄2005(2005年並列/分散/協調処理に関する「武雄」サマー・ワークショップ)) |
| サブタイトル（和） | |
| タイトル（英） | Tile Fault-Tolerant Approach |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 耐故障性 / fault-tolerant |
| キーワード(2)（和/英） | シングルイべント効果 / single event effenct |
| キーワード(3)（和/英） | 回路再構成 / FPGA |
| 第 1 著者 氏名（和/英） | 川合 浩之 / Hiroyuki KAWAI |
| 第 1 著者 所属（和/英） | 筑波大学大学院システム情報工学研究科コンピュータサイエンス専攻 Dept. of Computer Science, Graduate School of Systems and Information Engineering, Univ. |
| 第 2 著者 氏名（和/英） | 山口 佳樹 / Yoshiki YAMAGUCHI |
| 第 2 著者 所属（和/英） | 筑波大学大学院システム情報工学研究科コンピュータサイエンス専攻 Dept. of Computer Science, Graduate School of Systems and Information Engineering, Univ. |
| 第 3 著者 氏名（和/英） | 相部 範之 / Noriyuki AIBE |
| 第 3 著者 所属（和/英） | 筑波大学大学院システム情報工学研究科コンピュータサイエンス専攻 Dept. of Computer Science, Graduate School of Systems and Information Engineering, Univ. |
| 第 4 著者 氏名（和/英） | 安永 守利 / Moritoshi YASUNAGA |
| 第 4 著者 所属（和/英） | 筑波大学大学院システム情報工学研究科コンピュータサイエンス専攻 Dept. of Computer Science, Graduate School of Systems and Information Engineering, Univ. |
| 発表年月日 | 2005/7/29 |
| 資料番号 | DC2005-16 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 227 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |