| 講演名 | 2005-06-28 相補形強誘電体ロジックと超並列算術演算VLSIへの応用(回路技術, 信号処理, LSI, 及び一般) 松永 翔雲, 羽生 貴弘, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では, クイック・オン可能な細粒度超並列構造を実現容易にする相補形強誘電体ロジックインメモリ回路を提案する.強誘電体キャパシタを活用して演算機能を実現することにより不揮発性記憶機能と演算機能をデバイスレベルでコンパクトに一体化できるため, 記憶回路のオーバヘッドなしで細粒度超並列構造をコンパクトに実現できる.また, 演算結果は自動的に強誘電体キャパシタ内に書込まれるため, 任意のタイミングで電源をオン・オフすることができ, クイック・オン可能なVLSIを容易に実現できる.本提案回路を用いた超並列算術演算VLSIの例として細粒度パイプライン加算器を取り上げ, 同等機能のCMOS実現と比較した場合について述べる. |
| 抄録(英) | In this paper, we propose a Complementary Ferroelectric Capacitor Logic-in-Memory circuit that makes it possible easily to realize fully parallel structures with a quick-on function. The Complementary Ferroelectric Capacitor Logic-in-Memory circuit can realize fully parallel structures compactly without a overhead of storage circuits, because the realization of a logic function using a ferroelectric capacitor enables to merge a non-volatile storage function and a logic function compactly at the device level. Since the result of a logic operation is stored in the ferroelectric capacitor automatically, the voltage source can be done switching on-off at any time, furthermore a quick-on VLSI can be realize easily. As a typical fully parallel arithmetic VLSI using the proposesd circuit, a fine-grain pipelined adder is discussed, and its performance is compared with that of a corresponding CMOS implementation. |
| キーワード(和) | 相補形強誘電体ロジック / 不揮発性記憶 / クイック・オン / 細粒度超並列構造 / 細粒度パイプライン |
| キーワード(英) | complementary ferroelectric capacitor logic / non-volatile storage / quick-on / fully parallel structure / fine-grain pipelining |
| 資料番号 | CAS2005-25,VLD2005-36,SIP2005-49 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SIP |
|---|---|
| 開催期間 | 2005/6/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Signal Processing (SIP) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 相補形強誘電体ロジックと超並列算術演算VLSIへの応用(回路技術, 信号処理, LSI, 及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Complementary Ferroelectric Capacitor Logic and its Application to Fully Parallel Arithmetic VLSI |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 相補形強誘電体ロジック / complementary ferroelectric capacitor logic |
| キーワード(2)（和/英） | 不揮発性記憶 / non-volatile storage |
| キーワード(3)（和/英） | クイック・オン / quick-on |
| キーワード(4)（和/英） | 細粒度超並列構造 / fully parallel structure |
| キーワード(5)（和/英） | 細粒度パイプライン / fine-grain pipelining |
| 第 1 著者 氏名（和/英） | 松永 翔雲 / Shoun MATSUNAGA |
| 第 1 著者 所属（和/英） | 東北大学電気通信研究所 Research Institute of Electrical Communication, Tohoku University |
| 第 2 著者 氏名（和/英） | 羽生 貴弘 / Takahiro HANYU |
| 第 2 著者 所属（和/英） | 東北大学電気通信研究所 Research Institute of Electrical Communication, Tohoku University |
| 発表年月日 | 2005-06-28 |
| 資料番号 | CAS2005-25,VLD2005-36,SIP2005-49 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 150 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |