| 講演名 | 2005-06-28 抵抗比型制御による統合CBiCMOSインバータの高速駆動(回路技術, 信号処理, LSI, 及び一般) 濱畑 孝, 秋濃 俊郎, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 拡散xjが深いSOI基板上の部分空乏型の標準CMOSプロセスを前提に、我々はCMOSインバータの新しい混成動作モードを提案し、その設計と回路シミュレーション実験を行っている。このインバータでは、4端子の相補的なnとpチャネルのMOSFETが3端子の相補的なラティラルnpnとpnpのBJTを内存している。電流源として通常の基板接続のプルアップ或いはプルダウンのMOSFETから、そのインバータのベース端子へ順方向電流を供給する。ここで、プルアップ或いはプルダウンのドレイン端子は対応するインバータのベース端子へ接続する。この混成モードの統合した相補的なインバータをラティラル統合CBiCMOSインバータと名づけた。また、通常の基板接続の2種類の抵抗比を持つCMOSインバータの出力信号を使って、プルアップ或いはプルダウンのゲート端子を制御する論理回路の仕組みを提案して来た。本稿では、統合CBiCMOSのnpnとpnpのBJTの電流能力がほぼ等しくなるように、エリア・ファクタに関係するチャネル幅を等しくした場合を調べた。0.35μmCMOSプロセスの実測値に合わせたBSIM3v3と、電流増幅率が100であるBJTのモデル・パラメータを使用した回路シミュレーション実験を行う。電源電圧としてBJTが活性化するベースーエミッタ間の最小限の電圧である0.7Vに固定した。また、負荷容量は最小インバータのゲート容量の64倍である0.2361pFとした。本統合CBiCMOSインバータは、3段スタティックCMOSインバータに比べて、スピードで41%早くなり、エネルギーで20%低くなることを示した。 |
| 抄録(英) | We proposed a new operation mode for a partially depleted CMOS inverter with a deep diffusion length xj on SOI, and have designed and simulated a hybrid lateral BJT-CMOS inverter circuit. The scheme utilizes the gated complementary lateral npn and pnp BJT inherent of n and p channel MOSFET. Forward current is applied to the base terminal of the channel MOSFETs, from pull-up or pull-down MOSFET having normal substrates as current sources, where each drain terminal is connected to the corresponding base terminal of the inverter. We called this hybrid device as a new Unified (U)-CBiCMOS inverter. A logic scheme is also proposed to control the gates of the pull-up or pull-down MOSFETs in switching states using output signals made from two normal substrate CMOS inverters with two kind of resistance ratios. In this paper, we designed the U-CBiCMOS inverter with the nearly same current capabilities for two complementary BJTs having the same area factor related to channel widths. Circuit simulation is based on 0.35μm BSIM3v3 model parameters for MOSFETs and a current gain 100 for BJTs. We set up a supply voltage as 0.7V that is the minimum activation voltage between the base and emitter of BJTs. We also set up a load capacity as 0.2361pF that is 64 times bigger than the gate capacitance of the minimum size inverter. It is shown that this U-CBiCMOS inverter has 41% faster speed and 20% less energy than 3 stage static CMOS inverter. |
| キーワード(和) | 部分空乏型 / 統合CBiCMOS |
| キーワード(英) | SOI / partially depleted / CMOS / BJT / MOSFET / CBiCMOS / Unified (U)-CBiCMOS |
| 資料番号 | CAS2005-23,VLD2005-34,SIP2005-47 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SIP |
|---|---|
| 開催期間 | 2005/6/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Signal Processing (SIP) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 抵抗比型制御による統合CBiCMOSインバータの高速駆動(回路技術, 信号処理, LSI, 及び一般) |
| サブタイトル（和） | |
| タイトル（英） | High Driving Capability by Lateral Unified CBiCMOS Inverter with Resistor-Ratio Type Control Circuits |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 部分空乏型 / SOI |
| キーワード(2)（和/英） | 統合CBiCMOS / partially depleted |
| 第 1 著者 氏名（和/英） | 濱畑 孝 / Takashi Hamahata |
| 第 1 著者 所属（和/英） | 近畿大学大学院生物理工学研究科電子システム情報工学専攻 Program in Electronic System and Information Engineering, The Graduate School of Biology-Oriented Science and Technology, Kinki University |
| 第 2 著者 氏名（和/英） | 秋濃 俊郎 / Toshiro Akino |
| 第 2 著者 所属（和/英） | 近畿大学大学院生物理工学研究科電子システム情報工学専攻 Program in Electronic System and Information Engineering, The Graduate School of Biology-Oriented Science and Technology, Kinki University |
| 発表年月日 | 2005-06-28 |
| 資料番号 | CAS2005-23,VLD2005-34,SIP2005-47 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 150 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |