講演名 | 2005-06-28 Min-Sumアルゴリズムを用いたLDPC復号器のメモリ削減手法(ハードウェア/ソフトウェア設計技術, 信号処理, LSI, 及び一般) 石川 達之, 清水 一範, 池永 剛, 後藤 敏, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 本稿では, Min-Sumアルゴリズムを用いた部分並列低密度パリティ検査符号(LDPC符号)復号器のメモリ削減手法を提案する.提案手法では, Min-Sumアルゴリズムにおいて各行処理回路の出力が絶対値で2種類, 正負の符号をつけた場合は3種類の値しかとらないことに着目し, 行処理出力を2種類の絶対値, 各行処理出力に対応した絶対値の選択信号, および正負の符号としてメモリに格納し, 列処理では2種類の絶対値, その絶対値の選択信号, および正負の符号から本来の値に復元し行処理の出力値として扱う.提案手法を用いた部分並列LDPC復号器を設計し, 従来手法と回路面積を比較した結果, 必要とするメモリ容量を削減でき, 全体として回路面積が削減できることを確認した. |
抄録(英) | In this paper, we propose a memory-reduction method for partially-parallel LDPC decoder based on min-sum algorithm. We focus on the reliability messages by the row-operation can be obtained from only two absolute value or three signed value. In our proposed LDPC decoder, the row-operation module outputs the minimum absolute value, second minimum value, the flag signals and the signed bits, and they are stored in memory of row-operation module. These values and signals are fed to column operation module. We implemented partially-parallel LDPC decoder based on our proposed method. Implementation result shows that memory requirement can be reduced by our implemented LDPC decoder. |
キーワード(和) | Low-Density-Parity-Check(LDPC)符号 / Min-Sumアルゴリズム / 部分並列LDPC復号器 / メモリ削減 |
キーワード(英) | low-density parity check (LDPC) codes / min-sum algorithm / partially-parallel LDPC decoder / memory-reduction |
資料番号 | CAS2005-22,VLD2005-33,SIP2005-46 |
発行日 |
研究会情報 | |
研究会 | SIP |
---|---|
開催期間 | 2005/6/21(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Signal Processing (SIP) |
---|---|
本文の言語 | JPN |
タイトル(和) | Min-Sumアルゴリズムを用いたLDPC復号器のメモリ削減手法(ハードウェア/ソフトウェア設計技術, 信号処理, LSI, 及び一般) |
サブタイトル(和) | |
タイトル(英) | A Memory-Reduction Method for Partially-Parallel LDPC Decoder Based on Min-Sum Algorithm |
サブタイトル(和) | |
キーワード(1)(和/英) | Low-Density-Parity-Check(LDPC)符号 / low-density parity check (LDPC) codes |
キーワード(2)(和/英) | Min-Sumアルゴリズム / min-sum algorithm |
キーワード(3)(和/英) | 部分並列LDPC復号器 / partially-parallel LDPC decoder |
キーワード(4)(和/英) | メモリ削減 / memory-reduction |
第 1 著者 氏名(和/英) | 石川 達之 / Tatsuyuki ISHIKAWA |
第 1 著者 所属(和/英) | 早稲田大学大学院情報生産システム研究科 Graduate School of Information, Production and Systems, Waseda University |
第 2 著者 氏名(和/英) | 清水 一範 / Kazunori SHIMIZU |
第 2 著者 所属(和/英) | 早稲田大学大学院情報生産システム研究科 Graduate School of Information, Production and Systems, Waseda University |
第 3 著者 氏名(和/英) | 池永 剛 / Takeshi IKENAGA |
第 3 著者 所属(和/英) | 早稲田大学大学院情報生産システム研究科 Graduate School of Information, Production and Systems, Waseda University |
第 4 著者 氏名(和/英) | 後藤 敏 / Satoshi GOTO |
第 4 著者 所属(和/英) | 早稲田大学大学院情報生産システム研究科 Graduate School of Information, Production and Systems, Waseda University |
発表年月日 | 2005-06-28 |
資料番号 | CAS2005-22,VLD2005-33,SIP2005-46 |
巻番号(vol) | vol.105 |
号番号(no) | 150 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |