| 講演名 | 2004/11/20 学習機能を搭載したInverse Function Delayedニューロチップの設計(企画セッション : ニューロハードウェア) 福原 淳, 末永 晋也, 早川 吉弘, 中島 康治, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | ニューラルネットワークの実用化には,ハードウェアによる実装が必須である.また,より実用的なハードウェアを実現するには,高性能なニューロンモデルを実装することも重要である.我々が提案したInverse Function Delayed(ID)モデルを用いると負性抵抗効果を導入でき,学習,最適値問題などに置いて高い性能が得られることが分かっている.そこで我々はIDニューロンをLSI上に実装した.設計した回路は,25ニューロン,全結合型ネットワークで構成されており学習機能を有する.本報告では,この回路のHSPICEシミュレーションの結果を中心に述べる |
| 抄録(英) | Practical application of neural network requires hardware implementation. And in order to a good performance hardware, it should implement high ability neuron model. We know that our supposed Inverse Function Delayed (ID) model which shows negative resistance effect has the high ability in learning and optimized problems. Hence we implement ID neuron on LSI. Our circuit comprises 25 neurons and full connected network with a learning function. In this report, we describe mainly the HSPICE simulation result of this circuit. |
| キーワード(和) | 負性抵抗 / 逆関数 / DBM学習 / アナログ回路 / CMOS |
| キーワード(英) | negative resistance / inverse function / DBM learning / analog circuit / CMOS |
| 資料番号 | NLP2004-83,NC2004-99 |
| 発行日 |
| 研究会情報 | |
| 研究会 | NC |
|---|---|
| 開催期間 | 2004/11/20(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Neurocomputing (NC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 学習機能を搭載したInverse Function Delayedニューロチップの設計(企画セッション : ニューロハードウェア) |
| サブタイトル（和） | |
| タイトル（英） | Design of Inverse Function Delayed neuro chip with learing function |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 負性抵抗 / negative resistance |
| キーワード(2)（和/英） | 逆関数 / inverse function |
| キーワード(3)（和/英） | DBM学習 / DBM learning |
| キーワード(4)（和/英） | アナログ回路 / analog circuit |
| キーワード(5)（和/英） | CMOS / CMOS |
| 第 1 著者 氏名（和/英） | 福原 淳 / Jun FUKUHARA |
| 第 1 著者 所属（和/英） | 東北大学電気通信研究所 ブレインウェア実験施設/ナノ・スピン実験施設 Laboratory for Brainware/Laboratory for Nanoelectronics and Spintronics, Research Institute of Electrical Communication, Tohoku University |
| 第 2 著者 氏名（和/英） | 末永 晋也 / Shinya SUENAGA |
| 第 2 著者 所属（和/英） | / / / / |
| 第 3 著者 氏名（和/英） | 早川 吉弘 / Yoshihiro HAYAKAWA |
| 第 3 著者 所属（和/英） | |
| 第 4 著者 氏名（和/英） | 中島 康治 / Koji NAKAJIMA |
| 第 4 著者 所属（和/英） | |
| 発表年月日 | 2004/11/20 |
| 資料番号 | NLP2004-83,NC2004-99 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 474 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |