| 講演名 | 2004/11/20 エラー補償アーキテクチャを応用した単電子スパイクニューロン回路(NC企画セッション : ニューロハードウェア) 大矢 剛嗣, / 浅井 哲也, / 雨宮 好仁, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本研究では、単電子回路による抑制性競合ニューラルネットワークの構成について提案する。近年の単電子回路をはじめとするナノデバイスの研究・開発にはめざましいものがある。しかし、その発展に伴いデバイスエラー対策や各種ノイズ対策が問題となっている。そこで、本稿ではこの問題を打開するものとして二種類の手法を単電子回路に取り人れた。一つはニューラルネットワークを構成することであり、もう一つはエラー補償アーキテクチャの導入である。コンピューターシミュレーションにより、ニューロン回路、ネットワークの動作をそれぞれ確認したのでその結果を示す。シミュレーション結果は、提案回路がデバイスエラーや各種ノイズに対して冗長性があることを示している。 |
| 抄録(英) | In this report, we present an inhibitory spiking neural network that uses single-electron circuit devices. Recently, the study of various nanodevices such like single-electron devices is developed furthermore. The device failure or signal noise, however, will be problems, when the nanodevices are fabricated. To solve these problems, we constructed the inhibitory competitive network that consists of a single-electron circuit with the fault-tolerant architecture. We confirmed the operations of the proposed circuits by using computer simulation. These simulation results show the proposed circuit promises to overcome the device failure or the signal noise. |
| キーワード(和) | スパイクニューロン回路 / 競合ネットワーク / 単電子回路 / エラー補償アーキテクチャ |
| キーワード(英) | Spiking Neuron Circuit / Inhibitory Competitive Network / Single-Electron Circuit / Fault-Tolerant Architecture |
| 資料番号 | NLP2004-77,NC2004-93 |
| 発行日 |
| 研究会情報 | |
| 研究会 | NLP |
|---|---|
| 開催期間 | 2004/11/20(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Nonlinear Problems (NLP) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | エラー補償アーキテクチャを応用した単電子スパイクニューロン回路(NC企画セッション : ニューロハードウェア) |
| サブタイトル（和） | |
| タイトル（英） | Spiking Neuron Circuit Using Single-Electron Tunneling Device with Fault-Tolerant Architecture |
| サブタイトル（和） | |
| キーワード(1)（和/英） | スパイクニューロン回路 / Spiking Neuron Circuit |
| キーワード(2)（和/英） | 競合ネットワーク / Inhibitory Competitive Network |
| キーワード(3)（和/英） | 単電子回路 / Single-Electron Circuit |
| キーワード(4)（和/英） | エラー補償アーキテクチャ / Fault-Tolerant Architecture |
| 第 1 著者 氏名（和/英） | 大矢 剛嗣 / Takahide OYA |
| 第 1 著者 所属（和/英） | 北海道大学 大学院情報科学研究科 Graduate School of Information Science and Technology, Hokkaido University |
| 第 2 著者 氏名（和/英） | / 浅井 哲也 / Alexandre SCHMID |
| 第 2 著者 所属（和/英） | / 北海道大学 大学院情報科学研究科 Microelectronic Systems Laboratory, Swiss Federal Institute of Technology (EPFL) |
| 第 3 著者 氏名（和/英） | / 雨宮 好仁 / Tetsuya ASAI |
| 第 3 著者 所属（和/英） | / 北海道大学 大学院情報科学研究科 Graduate School of Information Science and Technology, Hokkaido University |
| 発表年月日 | 2004/11/20 |
| 資料番号 | NLP2004-77,NC2004-93 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 472 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |