| 講演名 | 2005/5/12 FPGAを用いたFDTD法の高速化検討(衛星, 移動通信におけるアンテナ・伝搬技術及び一般) 鈴木 秀俊, 高儀 雄太, 山口 良, 上林 真司, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 著者らはこれまで, アンテナ解析の演算高速化に向けてFPGA(Field Programmable Gate Array)にFDTD法を実装することを前提に, その事前検討として固定小数点演算を用いたFDTD法の精度について評価を行った.その結果, 演算ビット数として28以上を確保することで浮動小数点演算との誤差0.01以下を実現できることを示した.本報告では, FDTD法をFPGAに32ビット演算で実装した高速化手法について検討している.ここではまず, 使用したFPGAハードウェアの構成について説明する.次にFDTD法をFPGAにそのまま実装した場合の内部の処理時間について分析を行ったところ, パイプライン処理の並列効果により演算時間が短縮するもののDDRメモリへのアクセス時間が支配的になることが判明した.そこで, さらなる高速化を実現するためにはDDRメモリからのデータ読込み回数を削減することが重要であり, この改善手法について検討を行った.その結果, DDRメモリへのアクセス時間と演算時間の割合はほぼ同等まで改善し, 市販のソフトウェアを用いて1台のPCで計算した場合と比較して演算速度は約22倍の高速化を実現した.また, 事前検討のシミュレーションと同様にその精度は浮動小数点演算プログラムと比較して誤差0.01以下であることを示した. |
| 抄録(英) | We have examined the FPGA (Field Programmable Gate Array) implementation of the FDTD algorithm to accelerate the electromagnetic field simulation. So far, we evaluated the calculation error of the fix-point arithmetic for the FDTD method and we showed that the error of less than 0.01 is realized when the bit length is more than 28bits. In this paper, the examination to shorten the time of FDTD calculation by FPGA used 32bit-operation machine is showed. At first, the architecture of the FPGA hardware is described. Next, the analysis of the processing time in the case of untouched FPGA implementation is described and it is showed that the access time to an external memory for FPGA becomes dominant of the processing time because of the shortening of the calculation time by the pipeline processing. We focus the reduction of the number of reading data from DDR memory and examine the improvement techniques. As a result, we showed that the techniques achieves the about 1/22 calculation time compared with the time by one PC using the commercial software, and the error of less than 0.01 compared with the floating point arithmetic. |
| キーワード(和) | FDTD法 / FPGA実装 |
| キーワード(英) | FDTD / FPGA implementation |
| 資料番号 | A・P2005-18 |
| 発行日 |
| 研究会情報 | |
| 研究会 | AP |
|---|---|
| 開催期間 | 2005/5/12(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Antennas and Propagation (A・P) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | FPGAを用いたFDTD法の高速化検討(衛星, 移動通信におけるアンテナ・伝搬技術及び一般) |
| サブタイトル（和） | |
| タイトル（英） | FPGA Implementation of FDTD Algorithm |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FDTD法 / FDTD |
| キーワード(2)（和/英） | FPGA実装 / FPGA implementation |
| 第 1 著者 氏名（和/英） | 鈴木 秀俊 / Hidetoshi SUZUKI |
| 第 1 著者 所属（和/英） | 株式会社NTTドコモ NTT DoCoMo Inc. |
| 第 2 著者 氏名（和/英） | 高儀 雄太 / Yuta TAKAGI |
| 第 2 著者 所属（和/英） | 株式会社NTTドコモ NTT DoCoMo Inc. |
| 第 3 著者 氏名（和/英） | 山口 良 / Ryo YAMAGUCHI |
| 第 3 著者 所属（和/英） | 株式会社NTTドコモ NTT DoCoMo Inc. |
| 第 4 著者 氏名（和/英） | 上林 真司 / Shinji UEBAYASHI |
| 第 4 著者 所属（和/英） | 株式会社NTTドコモ NTT DoCoMo Inc. |
| 発表年月日 | 2005/5/12 |
| 資料番号 | A・P2005-18 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 59 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |