講演名 2005/5/20
ペンタセン静電誘導トランジスタにおけるソース電極の検討(有機材料・デバイス・一般)
渡辺 康之, 工藤 一浩,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 縦型構造を有する有機静電誘導トランジスタ(SIT)は、チャネル長が有機半導体薄膜の膜厚に相当するため、横型トランジスタ構造よりもチャネル長を短くすることが可能となり、有機半導体のような高抵抗・低移動度の材料においても低電圧駆動、高速動作が期待できる。しかし、有機SITの抱える問題点として、on/off比が低いことや、得られる電流値が低いことなどが挙げられる。これまでに我々は、ペンタセン静電誘導トランジスタの静特性における変調度と有機半導体層/ソース電極の界面処理状態との間に高い相関があることを見出した。本報告では、ソース電極表面処理としてITOの表面処理の有無と極薄膜CuPc層の挿入を試み、ソース電極表面状態に起因する界面状態の変化が有機SITの特性に与える影響について検討した。その結果、高on/off比、大電流を得るためには、有機半導体層/ソース電極界面に、ゲート電圧によってソース電極からのトンネル電流を制御できるようなバリア層をソース電極上に形成することが必要であることがわかった。
抄録(英) Organic static induction transistor (SIT) with vertical structure has been expected for low-voltage driving and high speed operation devices due to short channel length than lateral type transistor so that a channel length is equivalent to the thickness of an organic semiconductor film. However, the organic SIT has problems such as low on/off ratio and low current value. We found that there was high correlation between the modulation in static characteristic of a pentacene SIT and an interface condition of organic semiconductor layer/source electrodes. We researched on the influence of changing of the interface conditions on a characteristic of organic SIT. As a result, in order to achieve the high on/off ratio and high current value in the organic SIT, it is necessary to form the barrier on a source electrode. The barrier functions as controlling a tunnel current from a source electrode by applying the gate voltage.
キーワード(和) ペンタセン / ITO表面処理 / 極薄膜CuPc / トンネル電流
キーワード(英) pentacene / interface condition of organic semiconductor layer / source electrodes / tunnel current
資料番号 OME2005-19
発行日

研究会情報
研究会 OME
開催期間 2005/5/20(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Organic Material Electronics (OME)
本文の言語 JPN
タイトル(和) ペンタセン静電誘導トランジスタにおけるソース電極の検討(有機材料・デバイス・一般)
サブタイトル(和)
タイトル(英) Study of a source electrode in a pentacene static induction transistor
サブタイトル(和)
キーワード(1)(和/英) ペンタセン / pentacene
キーワード(2)(和/英) ITO表面処理 / interface condition of organic semiconductor layer
キーワード(3)(和/英) 極薄膜CuPc / source electrodes
キーワード(4)(和/英) トンネル電流 / tunnel current
第 1 著者 氏名(和/英) 渡辺 康之 / Yasuyuki WATANABE
第 1 著者 所属(和/英) 千葉大学ベンチャービジネスラボラトリー
Chiba University Venture Business Laboratory
第 2 著者 氏名(和/英) 工藤 一浩 / Kazuhiro KUDO
第 2 著者 所属(和/英) 千葉大学千葉大学工学部電子機械工学科
Department of Electronics and Mechanical Engineering, Chiba Univ.
発表年月日 2005/5/20
資料番号 OME2005-19
巻番号(vol) vol.105
号番号(no) 103
ページ範囲 pp.-
ページ数 6
発行日