| 講演名 | 2005/5/12 高位設計における低消費電力技術(システムLSI設計及び一般) 宇佐美 公良, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | システムLSIやSoCの設計フローの中で、アルゴリズム設計やアーキテクチャ設計は、高位設計と呼ばれる。本論文では、マイクロアーキテクチャ・レベルでの低消費電力技術に焦点を当て、パイプラインやキャッシュの電力低減技術、および電力見積り・解析技術を紹介する。また、微細化とともに増大する動作時リーク電力の問題を取り上げ、動作時リーク電力を低減するマイクロアーキテクチャ・レベルの技術についても触れる。 |
| 抄録(英) | In the design flow for system LSI's or SoC's, algorithm and architecture designs are referred to the high-level design. This paper focuses on low-power design techniques at the micro-architecture level and describes power optimization techniques for pipelines and caches. Power estimation and modeling techniques are described as well. This paper also presents approaches to reduce active leakage power at the micro-architecture level. |
| キーワード(和) | 低消費電力 / 高位設計 / マイクロアーキテクチャ / リーク電力 |
| キーワード(英) | Low power / high-level design / micro-architecture / leakage power |
| 資料番号 | VLD2005-5 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2005/5/12(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 高位設計における低消費電力技術(システムLSI設計及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Low Power Technology in High-level Design |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 低消費電力 / Low power |
| キーワード(2)（和/英） | 高位設計 / high-level design |
| キーワード(3)（和/英） | マイクロアーキテクチャ / micro-architecture |
| キーワード(4)（和/英） | リーク電力 / leakage power |
| 第 1 著者 氏名（和/英） | 宇佐美 公良 / Kimiyoshi USAMI |
| 第 1 著者 所属（和/英） | 芝浦工業大学工学部情報工学科 Dept. of Information Science and Engineering, Shibaura Institute of Technology |
| 発表年月日 | 2005/5/12 |
| 資料番号 | VLD2005-5 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 57 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |