| 講演名 | 2005/3/4 Sum-Product アルゴリズムによる信頼度情報の伝播を改善する部分並列 LDPC 復号器の実装と評価(論理設計-3, システムオンシリコン設計技術並びにこれを活用した VLSI) 清水 一範, 石川 達之, 戸川 望, 池永 剛, 後藤 敏, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では, Sum-Productアルゴリズムにおける信頼度情報の伝播を改善する部分並列LDPC復号器を提案する.提案するLDPC復号器は, Sum-Productアルゴリズムにおける行処理に連動して, 列処理を実行する.列処理を実行する列処理モジュールは, 並列実行される行処理により更新される検査ノードに属する全てのビットノードをパイプライン処理することにより, Sum-Productアルゴリズムによる信頼度情報の伝播回数を増やす.提案する信頼度情報の伝播方法で復号処理を実行する部分並列LDPC復号器をFPGAに実装し評価した結果, 提案する部分並列LDPC復号器はLDPC符号の復号処理における復号繰り返し回数及び復号特性を改善できることを確認した. |
| 抄録(英) | In this paper, we propose a partial-parallel LDPC decoder improving belief propagation based on sum-product algorithm. Our proposed partial-parallel LDPC decoder processes column operations for bit nodes in conjunction with row operations for check nodes. Bit functional unit with pipeline architecture in our LDPC decoder allows us to process column operations for every bit node connected to each of check nodes which are processed by row operations in parallel. Thus, our proposed LDPC decoder increases the number of belief propagations in the sum-product algorithm. We implemented the proposed partial-parallel LDPC decoder on a FPGA, and simulated its decoding performance. Practical simulation shows that our proposed partial-parallel LDPC decoder improves the number of iterations and bit error performance in the sum-product algorithm. |
| キーワード(和) | Low-Density Parity-Check(LDPC)符号 / Sum-Productアルゴリズム / 部分並列LDPC復号器 |
| キーワード(英) | Low-Density Parity-Check(LDPC) codes / sum-product algorithm / partial-parallel LDPC decoder / FPGA |
| 資料番号 | VLD2004-149,ICD2004-245 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2005/3/4(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Sum-Product アルゴリズムによる信頼度情報の伝播を改善する部分並列 LDPC 復号器の実装と評価(論理設計-3, システムオンシリコン設計技術並びにこれを活用した VLSI) |
| サブタイトル（和） | |
| タイトル（英） | Implementation and Evaluation of Partial-Parallel LDPC Decoder Improving Belief Propagation based on Sum-Product Algorithm |
| サブタイトル（和） | |
| キーワード(1)（和/英） | Low-Density Parity-Check(LDPC)符号 / Low-Density Parity-Check(LDPC) codes |
| キーワード(2)（和/英） | Sum-Productアルゴリズム / sum-product algorithm |
| キーワード(3)（和/英） | 部分並列LDPC復号器 / partial-parallel LDPC decoder |
| 第 1 著者 氏名（和/英） | 清水 一範 / Kazunori SHIMIZU |
| 第 1 著者 所属（和/英） | 早稲田大学大学院情報生産システム研究科 Graduate School of Information, Production and Systems, Waseda University |
| 第 2 著者 氏名（和/英） | 石川 達之 / Tatsuyuki ISHIKAWA |
| 第 2 著者 所属（和/英） | 早稲田大学大学院情報生産システム研究科 Graduate School of Information, Production and Systems, Waseda University |
| 第 3 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 3 著者 所属（和/英） | 北九州市立大学国際環境工学部情報メディア工学科:早稲田大学理工学総合研究センター Dept. of Information and Media Sciences, The University of Kitakyushu:Advanced Research Institute for Science and Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 池永 剛 / Takeshi IKENAGA |
| 第 4 著者 所属（和/英） | 早稲田大学大学院情報生産システム研究科 Graduate School of Information, Production and Systems, Waseda University |
| 第 5 著者 氏名（和/英） | 後藤 敏 / Satoshi GOTO |
| 第 5 著者 所属（和/英） | 早稲田大学大学院情報生産システム研究科 Graduate School of Information, Production and Systems, Waseda University |
| 発表年月日 | 2005/3/4 |
| 資料番号 | VLD2004-149,ICD2004-245 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 709 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |