| 講演名 | 2005/3/4 準同期方式におけるリタイミングを用いた回路修正手法(設計手法, システムオンシリコン設計技術並びにこれを活用した VLSI) 上林 英悟, 小平 行秀, 高橋 篤司, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | レジスタ間の遅延が与えられた時, 各レジスタに適切なタイミングでクロックを供給することで, 回路はレジスタ間最大遅延よりも小さいクロック周期で動作可能となる.また, ネットリスト中でのレジスタの挿入位置を変更するリタイミングは, 完全同期式回路の再設計手法の1つとして, クロック周期の改善やレジスタ数の削減のために用いられる.この2つの手法を併せて用いることで, 最小クロック周期が小さく, レジスタ数が少ない回路を効率よく得られる可能性がある.本研究では, 各素子が一意の遅延値を有しているという仮定の下で, 準同期方式において最小クロック周期を決定しているレジスタに対してリタイミングを行うことで, 与えられた回路の最小クロック周期及びレジスタ数を下げるように回路を修正する手法を提案する.また, 準同期方式のみ, リタイミングのみで得られる回路と比較を行い, 提案手法の有効性を示した. |
| 抄録(英) | If a clock is supplied to each register at appropriate timing, the circuit works correctly with shorter clock period than complete-synchronous circuits. Retiming relocates registers in the netlist to reduce clock period and the number of registers in complete-synchronous framework. The minimum clock period and the number of registers of given circuits might be reduced if retiming is applied in semi-synchronous framework. In this paper, we propose a circuit modification method of semi-synchronous circuits with retiming. Experiments show that minimum clock period and the number of registers of the obtained circuit are smaller than those of the circuit obtained either by semi-synchronous framework without retiming or by retiming in complete-synchronous framework. |
| キーワード(和) | 準同期式回路 / リタイミング |
| キーワード(英) | semi-synchronous circuit / retiming |
| 資料番号 | VLD2004-146,ICD2004-242 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2005/3/4(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 準同期方式におけるリタイミングを用いた回路修正手法(設計手法, システムオンシリコン設計技術並びにこれを活用した VLSI) |
| サブタイトル（和） | |
| タイトル（英） | Circuit Modification Method of Semi-Synchronous Circuits with Retiminig |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 準同期式回路 / semi-synchronous circuit |
| キーワード(2)（和/英） | リタイミング / retiming |
| 第 1 著者 氏名（和/英） | 上林 英悟 / Eigo KAMIBAYASHI |
| 第 1 著者 所属（和/英） | 東京工業大学大学院理工学研究科 Department of Communications and Integrated Systems, Tokyo Institute of Technology |
| 第 2 著者 氏名（和/英） | 小平 行秀 / Yukihide KOHIRA |
| 第 2 著者 所属（和/英） | 東京工業大学大学院理工学研究科 Department of Communications and Integrated Systems, Tokyo Institute of Technology |
| 第 3 著者 氏名（和/英） | 高橋 篤司 / Atsushi TAKAHASHI |
| 第 3 著者 所属（和/英） | 東京工業大学大学院理工学研究科 Department of Communications and Integrated Systems, Tokyo Institute of Technology |
| 発表年月日 | 2005/3/4 |
| 資料番号 | VLD2004-146,ICD2004-242 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 709 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |