| 講演名 | 2005/3/4 オンチップ高速信号伝送用配線の解析的性能評価(設計手法, システムオンシリコン設計技術並びにこれを活用した VLSI) 土谷 亮, 橋本 昌宜, 小野寺 秀俊, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では, オンチップ伝送線路の解析的性能評価について議論する.オンチップの長距離配線はチップ全体の性能を律速すると言われており, 配線性能は高性能なチップ設計において重要な要素である.一方で, 配線を設計するには配線長, 減衰, 入力信号のビットレートなどのパラメータを考慮する必要があり, それらの関係は明確にはなっていない.本研究では伝送線路上の電圧波形を折れ線で近似することにより, 配線受信端でのアイダイヤグラムを解析的に導出した.解析式を用いることにより, 配線長, 減衰, 信号のビットレートの間のトレードオフを容易に得ることができる.回路シミュレーションとの比較により解析式が妥当であることを確認した.提案する解析式により, シングルエンド伝送と差動伝送の適切な使い分けが可能となる. |
| 抄録(英) | This paper proposes an analytical performance estimation of on-chip global interconnects. For high-performance LSI design, the performance of high-speed and long-distance interconnects is one of the important issues. When designing interconnects, designers have to consider several parameters such as interconnect length, attenuation, bit-rate and so on. However it is not clear that the relationship among those design parameters. In this paper, we model signal waveforms by a piecewise-linear waveform. The piecewise-linear waveform model enables analytical estimation of the eye-diagram at the far-end of the interconnects. We experimentally verify that the analytical estimation meets the results of circuit simulation. The analytical performance estimation provides trade-off analysis among interconnect length, attenuation and bit-rate. The trade-off analysis by the proposed method indicates the performance difference between single-end and differential signaling and reveals in which region differential signaling has a significant advantage over single-end signaling. |
| キーワード(和) | 伝送線路 / 高速信号伝送 |
| キーワード(英) | Transmission-line / High-speed signaling |
| 資料番号 | VLD2004-145,ICD2004-241 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2005/3/4(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | オンチップ高速信号伝送用配線の解析的性能評価(設計手法, システムオンシリコン設計技術並びにこれを活用した VLSI) |
| サブタイトル（和） | |
| タイトル（英） | Analytical Performance Estimation of On-chip Global Interconnects for High-speed Signaling |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 伝送線路 / Transmission-line |
| キーワード(2)（和/英） | 高速信号伝送 / High-speed signaling |
| 第 1 著者 氏名（和/英） | 土谷 亮 / Akira TSUCHIYA |
| 第 1 著者 所属（和/英） | 京都大学情報学研究科 Dept. Communications and Computer Engeneering, Kyoto Univ. |
| 第 2 著者 氏名（和/英） | 橋本 昌宜 / Masanori HASHIMOTO |
| 第 2 著者 所属（和/英） | 大阪大学情報科学研究科:科学技術振興機構さきがけ研究21 Dept. Information Systems Engeneering, Osaka Univ.:PRESTO, JST. |
| 第 3 著者 氏名（和/英） | 小野寺 秀俊 / Hidetoshi ONODERA |
| 第 3 著者 所属（和/英） | 京都大学情報学研究科 Dept. Communications and Computer Engeneering, Kyoto Univ. |
| 発表年月日 | 2005/3/4 |
| 資料番号 | VLD2004-145,ICD2004-241 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 709 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |