| 講演名 | 2005/3/4 遅延と消費電力のトレードオフを考慮したリピーター挿入手法(設計手法, システムオンシリコン設計技術並びにこれを活用した VLSI) 長野 良浩, 築添 明, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | LSIグローバル配線でのリピーター挿入手法について、配線遅延を最小化する従来手法に対し、遅延と消費電力のトレードオフ、さらに配線インダクタンス、クロストークを考慮した低消費電力化手法を提案する。本手法によって、わずかな遅延増加で消費電力を大きく削減することができた。また、複数本配線構造のシミュレーション実験結果で提案手法の有効性を示した。 |
| 抄録(英) | In the previous repeater methodology which minimizes delay, we propose a new methodology considering trade-off between delay and power, inductance effects, and crosstalk. We can drastically reduce power with a few increase of delay by the proposed methodology. Effectiveness of the proposed methodology is showed through the experimental results. |
| キーワード(和) | リピーター挿入 / 遅延と消費電力のトレードオフ / 配線インダクタンス / クロストーク |
| キーワード(英) | Repeater Insertion / Trade-off between Delay and Power / Inductance / Crosstalk |
| 資料番号 | VLD2004-144,ICD2004-240 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2005/3/4(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 遅延と消費電力のトレードオフを考慮したリピーター挿入手法(設計手法, システムオンシリコン設計技術並びにこれを活用した VLSI) |
| サブタイトル（和） | |
| タイトル（英） | A Repeater Insertion Methodology Considering Trade-off between Delay and Power |
| サブタイトル（和） | |
| キーワード(1)（和/英） | リピーター挿入 / Repeater Insertion |
| キーワード(2)（和/英） | 遅延と消費電力のトレードオフ / Trade-off between Delay and Power |
| キーワード(3)（和/英） | 配線インダクタンス / Inductance |
| キーワード(4)（和/英） | クロストーク / Crosstalk |
| 第 1 著者 氏名（和/英） | 長野 良浩 / Yoshihiro NAGANO |
| 第 1 著者 所属（和/英） | 九州大学大学院システム情報科学府 Graduate School of Information Science and Electrical Engineering, Kyushu University |
| 第 2 著者 氏名（和/英） | 築添 明 / Akira TSUKIZOE |
| 第 2 著者 所属（和/英） | 九州大学システムLSI研究センター System LSI Research Center, Kyushu University |
| 発表年月日 | 2005/3/4 |
| 資料番号 | VLD2004-144,ICD2004-240 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 709 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |