| 講演名 | 2005/3/4 面積制約を考慮したマルチスレッドプロセッサの合成手法(高位設計-2, システムオンシリコン設計技術並びにこれを活用した VLSI) 麻生 雄一, 宮岡 祐一郎, 戸川 望, 柳澤 政生, 大附 辰夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では, マルチスレッドプロセッサの合成手法を提案する.合成手法は, アプリケーションのアセンブリ記述, 及び面積制約値を入力とし, 面積制約を満たす条件下で実行時間が最短となるプロセッサ構成を出力する.プロセッサ構成はスレッドプロセスユニット数および演算器数によって与えられる.提案手法では, 最小限のプロセッサ構成にスレッドプロセスユニットおよび演算器の拡張を繰り返す.その結果, 面積制約を満たし実行時間が最短となるプロセッサ構成の出力が可能となる.提案手法により, 設計者は短時間で制約を満たすマルチスレッドプロセッサを得ることができる.本手法を実装し計算機実験を行い, 有効性を評価する. |
| 抄録(英) | This paper proposes a multithreaded processor synthesis algorithm. The input of the algorithm is an application description written in assembly code and area constraints, and the output of the algorithm is an optimal processor configuration of a multithreaded processor which executes an input application program with the fastest execution time. The configuration of a multithreaded processor is parameterized by the number of the thread process units and the number of the functional units. In the proposed algorithm, we increase a thread process unit or a functional unit to the minimum configuration one by one. We repeat it while the area constraint is satisfied. Finally we can determine the number of the thread process units and the number of the functional units of a multithreaded processor which satisfies the area constraint and executes an input application program with the fastest execution time. Designers can obtain a desirable multithreaded processor in a short time by using the proposed algorithm. Experimental evaluations show the effectiveness of the proposed algorithm. |
| キーワード(和) | マルチスレッドプロセッサ / ハードウェア/ソフトウェア協調合成 / プロセッサ合成 / スレッドレベルの並列性 |
| キーワード(英) | multithreaded processor / multithread processor / hardware/software cosynthesis / processor synthesis / thread level parallelism |
| 資料番号 | VLD2004-142,ICD2004-238 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2005/3/4(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 面積制約を考慮したマルチスレッドプロセッサの合成手法(高位設計-2, システムオンシリコン設計技術並びにこれを活用した VLSI) |
| サブタイトル（和） | |
| タイトル（英） | A Multithreaded Processor Synthesis Algorhithm with Area Constraints |
| サブタイトル（和） | |
| キーワード(1)（和/英） | マルチスレッドプロセッサ / multithreaded processor |
| キーワード(2)（和/英） | ハードウェア/ソフトウェア協調合成 / multithread processor |
| キーワード(3)（和/英） | プロセッサ合成 / hardware/software cosynthesis |
| キーワード(4)（和/英） | スレッドレベルの並列性 / processor synthesis |
| 第 1 著者 氏名（和/英） | 麻生 雄一 / Yuichi ASOU |
| 第 1 著者 所属（和/英） | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
| 第 2 著者 氏名（和/英） | 宮岡 祐一郎 / Yuichiro MIYAOKA |
| 第 2 著者 所属（和/英） | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
| 第 3 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 3 著者 所属（和/英） | 北九州市立大学国際環境工学部情報メディア工学科:早稲田大学理工学総合研究センター Dept. of Information and Media Sciences, The University of Kitakyushu:Advanced Research Institute for Science and Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 4 著者 所属（和/英） | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
| 第 5 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 5 著者 所属（和/英） | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
| 発表年月日 | 2005/3/4 |
| 資料番号 | VLD2004-142,ICD2004-238 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 709 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |