| 講演名 | 2005/3/3 90-nm CMOS 16 : 1 マルチプレクサ (MUX) の高速化と低電力化(低消費 LSI-1, システムオンシリコン設計技術並びにこれを活用した VLSI) 礒崎 亮多, 榎本 忠儀, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 90-nm CMOS 16 : 1マルチプレクサ(MUX)を設計、試作した.MUXの高速化、低電力化を目的に、小形4 : 1MUX、論理ゲート形ディレイフリップフロップ(DFF)を新たに開発した.これらの技術を用いることにより、2 : 1MUX、スイッチ形DFFを用いた16 : 1MUXと比べ、最高伝送速度Max.D_<16 : 1>はそれぞれ約1.5倍、約1.8倍に高速化され、消費電力Pはそれぞれ約1/5、約7/10に低減された.本16 : 1MUXを駆動するクロック木ドライバの構成法を新たに開発した.これにより、16 : 1MUXのPを約9/10に低減できることがわかった.これらの技術を全て採用することにより、本16 : 1MUXのMax.D_<16 : 1>は17.55Gbps (V_D=1.0V)に高速化され、Pは681μW(0.8V、10Gbps)に低減された.これは従来の16 : 1MUXのMax.D_<16 : 1>、Pと比べ、それぞれ約2.7倍、約1/5である. |
| 抄録(英) | A 90-nm CMOS 16 : 1 multiplexer (MUX) was developed, designed and fabricated. The maximum data rate was improved to not only about 1.5 times due to a newly developed 4 : 1 multiplexer, but also about 1.8 times due to a newly developed delay flip-flop consisting of static-type logic gates. Power dissipation was reduced to about 1/5 due to a newly developed 4 : 1 multiplexer, about 7/10 due to a newly developed delay flip-flop consisting of static-type logic gates, and about 9/10 due to an optimization of clock driver. At supply voltage of 1.0V the maximum data rate was 17.55 Gbps which was about 2.7 times faster than that of the conventional 16 : 1 multiplexer. At data rate of 10 Gbps and supply voltage of 0.8V the power dissipation of the 16 : 1 multiplexer was reduced to 681μW which was only about 20% that of the conventional 16 : 1 multiplexer. |
| キーワード(和) | マルチプレクサ / 消費電力 / ディレイフリップフロップ / クロックドライバ |
| キーワード(英) | multiplexer / MUX / power dissipation / CMOS / delay flip flop / clock driver |
| 資料番号 | VLD2004-130,ICD2004-226 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2005/3/3(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 90-nm CMOS 16 : 1 マルチプレクサ (MUX) の高速化と低電力化(低消費 LSI-1, システムオンシリコン設計技術並びにこれを活用した VLSI) |
| サブタイトル（和） | |
| タイトル（英） | High-Speed Low-Power 90-nm CMOS 16 : 1 Multiplexer |
| サブタイトル（和） | |
| キーワード(1)（和/英） | マルチプレクサ / multiplexer |
| キーワード(2)（和/英） | 消費電力 / MUX |
| キーワード(3)（和/英） | ディレイフリップフロップ / power dissipation |
| キーワード(4)（和/英） | クロックドライバ / CMOS |
| 第 1 著者 氏名（和/英） | 礒崎 亮多 / Ryota Isozaki |
| 第 1 著者 所属（和/英） | 中央大学大学院理工学研究科 Graduate School of Science and Engineering, Chuo University |
| 第 2 著者 氏名（和/英） | 榎本 忠儀 / Tadayoshi Enomoto |
| 第 2 著者 所属（和/英） | 中央大学大学院理工学研究科 Graduate School of Science and Engineering, Chuo University |
| 発表年月日 | 2005/3/3 |
| 資料番号 | VLD2004-130,ICD2004-226 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 708 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |