| 講演名 | 2005/3/3 Fast Modular Multiplication by Processing the Multiplier from Both Sides in Parallel , |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | We propose a fast method for computing modular multiplication, in which the calculation is performed over newly defined Montgomery images. The Montgomery multiplication is newly defined so that it can be efficiently computed by using the classical shift-and-add algorithm and the Montgomery algorithm in parallel. This method enables to accelerate modular multiplication up to twice the speed of existing algorithms. Transformations between the binary representation and the newly defined Montgomery image can be performed in half the time than that required when conventional Montgomery representation is used. |
| キーワード(和) | |
| キーワード(英) | modular arithmetic / modular multiplication / Montgomery algorithm / shift-and-add algorithm |
| 資料番号 | VLD2004-124,ICD2004-220 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2005/3/3(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Fast Modular Multiplication by Processing the Multiplier from Both Sides in Parallel |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / modular arithmetic |
| 第 1 著者 氏名（和/英） | / Marcelo E. KAIHARA |
| 第 1 著者 所属（和/英） | Department of Information Engineering, Nagoya University |
| 発表年月日 | 2005/3/3 |
| 資料番号 | VLD2004-124,ICD2004-220 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 708 |
| ページ範囲 | pp.- |
| ページ数 | 4 |
| 発行日 | |