講演名 2005-01-26
SD数演算を用いた剰余数系-重み数系変換回路(ハードウェアアルゴリズム, FRGAとその応用及び一般)
小川 由真, 陳 土爽清, 魏 書剛,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) SD (Signed-Digit)数演算を剰余数演算に導入することにより、剰余数系における算術演算が高速に行われる。特に、2^p±1と2^pを法とした場合、剰余数加算回路は、SD数加算回路に設計できる。本論文では、非重み数系の剰余数系のSD数表現を重み数表現へ変換するため、SD数剰余演算を用いる。設計したSD数演算の剰余数系一重み数系の変換回路の高速性を、従来の2進数演算による変換回路との比較により明らかにする。
抄録(英) By introducing a signed-digit (SD) number arithmetic into a residue number system (RNS), arithmetic operations can be performed efficiently. In the cases of modulu m=2^p-1, 2^p+1 and 2^p, the modulo m addition can be implemented with an end-around-carry SD adder. In this study, we use the SD number arithmetic circuits to construct a residue-to-weighted converter. Compared with the binary number system by simulation, the proposed residue-to-weighted converter with the SD number representation has hign performance for large moduli.
キーワード(和) 剰余数系 / 重み数系 / 混合基数 / Signed-Digit(SD)数
キーワード(英) residue number system (RNS) / weighted number system / mixed-radix system / signed-digit (SD) number
資料番号 VLD2004-123,CPSY2004-89
発行日

研究会情報
研究会 VLD
開催期間 2005/1/19(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) SD数演算を用いた剰余数系-重み数系変換回路(ハードウェアアルゴリズム, FRGAとその応用及び一般)
サブタイトル(和)
タイトル(英) Residue-to-Weighted Converter Using Signed-Digit Number Arithmetic
サブタイトル(和)
キーワード(1)(和/英) 剰余数系 / residue number system (RNS)
キーワード(2)(和/英) 重み数系 / weighted number system
キーワード(3)(和/英) 混合基数 / mixed-radix system
キーワード(4)(和/英) Signed-Digit(SD)数 / signed-digit (SD) number
第 1 著者 氏名(和/英) 小川 由真 / Yumi OGAWA
第 1 著者 所属(和/英)
第 2 著者 氏名(和/英) 陳 土爽清 / Shuangching CHEN
第 2 著者 所属(和/英) / 群馬大学工学研究科
/ Department of Computer Science, Gunma University
第 3 著者 氏名(和/英) 魏 書剛 / Shugang WEI
第 3 著者 所属(和/英)
発表年月日 2005-01-26
資料番号 VLD2004-123,CPSY2004-89
巻番号(vol) vol.104
号番号(no) 590
ページ範囲 pp.-
ページ数 6
発行日