| 講演名 | 2005-01-26 ルックアップ・テーブル・リングを用いた128ビットキーをもつAES暗号化回路の設計(ハードウェアアルゴリズム, FRGAとその応用及び一般) 覃 輝, 笹尾 勤, 井口 幸洋, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 128ビットのキーをもつAES暗号回路をルックアップ・テーブル・リングを用いて設計し、FPGA上に実装した結果を述べる。 |
| 抄録(英) | This paper presents a partial-rolling architecture for an AES encryption processor. By using a look-up table ring and pipeline techniques, the proposed architecture reduces the amount of memory by 75% while maintaining the memory efficiency (i.e., throughput divided by the size of memory for core). We implemented two architectures : AES-4SM and AES-8SM on Altera Stratix FPGA. The AES-4SM achieved 5.61 G-bit/s throughput by using 20 memory blocks (M4Ks), and the AES-8SM achieved 10.49 G-bit/s throughput by using 40 M4Ks. We also implemented the unrolling architecture that achieves 20.48 G-bit/s throughput by using 80 M4Ks on the same FPGA. Compared with the unrolling implementation, the AES-4SM and the AES-8SM improved the memory efficiency by 9.6% and 2.4%, respectively, and reduced the amount of the memory blocks by 75% and 50%, respectively. The proposed implementation fills gap between the rolling and unrolling implementations, and fits on less expensive FPGA. |
| キーワード(和) | AES暗号化回路 / ルックアップ・テーブル・リング / プログラマブル・デバイス |
| キーワード(英) | AES encryption / LUT ring / FPGA |
| 資料番号 | VLD2004-122,CPSY2004-88 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2005/1/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | ルックアップ・テーブル・リングを用いた128ビットキーをもつAES暗号化回路の設計(ハードウェアアルゴリズム, FRGAとその応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | A Design of AES Encryption Circuit with 128-bit Keys Using Look-Up Table Ring |
| サブタイトル（和） | |
| キーワード(1)（和/英） | AES暗号化回路 / AES encryption |
| キーワード(2)（和/英） | ルックアップ・テーブル・リング / LUT ring |
| キーワード(3)（和/英） | プログラマブル・デバイス / FPGA |
| 第 1 著者 氏名（和/英） | 覃 輝 / Hui QIN |
| 第 1 著者 所属（和/英） | 九州工業大学情報工学部電子情報工学科 Department of Computer Science and Electronics, Kyushu Institute of Technology |
| 第 2 著者 氏名（和/英） | 笹尾 勤 / Tsutomu SASAO |
| 第 2 著者 所属（和/英） | 九州工業大学情報工学部電子情報工学科 Department of Computer Science and Electronics, Kyushu Institute of Technology |
| 第 3 著者 氏名（和/英） | 井口 幸洋 / Yukihiro IGUCHI |
| 第 3 著者 所属（和/英） | 明治大学理工学部情報科学科 Department of Computer Science, Meiji University |
| 発表年月日 | 2005-01-26 |
| 資料番号 | VLD2004-122,CPSY2004-88 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 590 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |