| 講演名 | 2005-01-25 アサーションベース検証の基礎とそのねらい(設計・検証, FRGAとその応用及び一般) 浜口 清治, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 設計検証は回路の設計工程の多大な部分を占めるようになっている.アサーションベース検証は機能検証の手法の1つである.設計記述に対してアサーションと呼ばれる回路動作に関する条件を多数記述し, これらを一種のチェッカーとして用いるところに特徴がある.これにより, 機能検証の際の可観測性を改善し, 検証コストを削減することを1つの目的としている.本稿では, アサーションベース検証の基本的な事項とそのねらい, 期待される効果や課題について述べる.また, 関連したトピックとして, 検証の達成度を評価するための機能カバレッジ解析, およびアサーションベース検証に関連して注目されているフォーマル検証についても紹介する. |
| 抄録(英) | Verification process in circuit design has largely dominated entire design process. In assertion-based verification, which is a method for functional verification, many conditions on circuit behaviors, called "assertions", are described, and they are used as a certain kind of checkers. The main purpose of assertion-based verification is to improve observability for functional verification and to reduce verification costs. This manuscript describes basics and aims of assertion-based verification, as well as its efficacy and challenges. As related topics, function coverage analysis for assessing quality of simulation-based verification and formal verification which has drawn attention, are also discussed. |
| キーワード(和) | アサーションベース検証 / 機能検証 / 機能カバレッジ解析 / フォーマル検証 |
| キーワード(英) | assertion-based verification / functional verification / function coverage analysis / formal verification |
| 資料番号 | VLD2004-102,CPSY2004-68 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2005/1/18(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | アサーションベース検証の基礎とそのねらい(設計・検証, FRGAとその応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Basics and Aims of Assertion-Based Verification |
| サブタイトル（和） | |
| キーワード(1)（和/英） | アサーションベース検証 / assertion-based verification |
| キーワード(2)（和/英） | 機能検証 / functional verification |
| キーワード(3)（和/英） | 機能カバレッジ解析 / function coverage analysis |
| キーワード(4)（和/英） | フォーマル検証 / formal verification |
| 第 1 著者 氏名（和/英） | 浜口 清治 / Kiyoharu HAMAGUCHI |
| 第 1 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Grad. Sch. of Info. Sci. & Tech. Osaka University |
| 発表年月日 | 2005-01-25 |
| 資料番号 | VLD2004-102,CPSY2004-68 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 589 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |