| 講演名 | 2005-01-25 配線リソースを考慮した再構成可能1bitプロセッサアレイ(アーキテクチャ, FRGAとその応用及び一般) 中井 伸郎, 中西 正樹, 山下 茂, 渡邉 勝正, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 半導体メーカは, 年々増加する回路規模と短い製品サイクルによるコストの増加を如何に抑えるかという課題を抱えている.その一解決法として再構成可能ハードウェアの利用が挙げられる.しかし再構成可能ハードウェアは様々な問題を抱えており, 結果としてASICやソフトウェアよりも高コストとなる場合が多い.本稿では低コストで効率の良い再構成可能ハードウェアアーキテクチャを提案する.本アーキテクチャでは, 面積の大半を占める配線領域を抑えながらも柔軟に配線できるバス構造, プロセッサエレメント数を容易に拡大できるスケーラビリティのある構成をとっている.提案するアーキテクチャのアプリケーションとしてDCT演算を行った結果について報告する. |
| 抄録(英) | Semiconductor makers have a problem of how to reduce the production cost. Because of the increasing gates to implement and shortening production cycle, production cost is increasing. One of the way to solve this problem is to use of reconfigurable hardwares. Although reconfigurable hardwares seemed to be useful, they have some disadvantages. As a result, a system using software or ASIC costs lower than reconfigurable hardware in many cases. In this paper we propose an efficient architecture of reconfigurable hardware with low cost. The proposed architecture has the following features; It has high routability but wiring area is reduced, and number of processor elements can be increase easily. We mapped DCT circuit to proposed architecture and run. We also show some experimental results. |
| キーワード(和) | リコンフィギャラブルコンピューティング / 粗粒度アーキテクチャ / ビットシリアルデータパス / 配線リソース |
| キーワード(英) | reconfigurable computing / coarse-grain architecture / bit-serial data path / wiring resource |
| 資料番号 | VLD2004-98,CPSY2004-64 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2005/1/18(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 配線リソースを考慮した再構成可能1bitプロセッサアレイ(アーキテクチャ, FRGAとその応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Reconfigurable 1-bit processor array with reduced wiring area |
| サブタイトル（和） | |
| キーワード(1)（和/英） | リコンフィギャラブルコンピューティング / reconfigurable computing |
| キーワード(2)（和/英） | 粗粒度アーキテクチャ / coarse-grain architecture |
| キーワード(3)（和/英） | ビットシリアルデータパス / bit-serial data path |
| キーワード(4)（和/英） | 配線リソース / wiring resource |
| 第 1 著者 氏名（和/英） | 中井 伸郎 / Nobuo NAKAI |
| 第 1 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Nara Institute of Science and Technology |
| 第 2 著者 氏名（和/英） | 中西 正樹 / Masaki NAKANISHI |
| 第 2 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Nara Institute of Science and Technology |
| 第 3 著者 氏名（和/英） | 山下 茂 / Shigeru YAMASHITA |
| 第 3 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Nara Institute of Science and Technology |
| 第 4 著者 氏名（和/英） | 渡邉 勝正 / Katsumasa WATANABE |
| 第 4 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Nara Institute of Science and Technology |
| 発表年月日 | 2005-01-25 |
| 資料番号 | VLD2004-98,CPSY2004-64 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 589 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |