| 講演名 | 2005-01-25 ALU間接続を制限したALUアレイによるリコンフィギュラブルプロセッサの検討(アーキテクチャ, FRGAとその応用及び一般) 岡田 誠, 平松 達夫, 中島 洋, 小曽根 真, 平瀬 勝典, 木村 晋二, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では, 小型で処理効率の良いALUアレイベースのダイナミックリコンフィギュラブルプロセッサを提案する.ALU間の接続に制限を加えることで, 接続部分の回路規模を約63%に削減できることを示すと同時に, 独自開発したデータフローのマッピング手法を用いることにより, 接続制限を行わないアーキテクチャと同程度の処理性能を達成できることを示す.本アーキテクチャの有用性を示すため, MPEG-4デコード処理を本アーキテクチャにマッピングして評価を行った.ASIC回路との比較を行った結果, 同等の性能を約2.4倍の回路規模で達成できることを示している.これはリコンフィギュラブルプロセッサの汎用性を考えると適当であると考えられる. |
| 抄録(英) | Dynamic reconfigurable processor based on ALU array architecture for consumer appliances is introduced. We propose the ALU array architecture with the limitation on the interconnection for area reduction. With the proposed architecture, we can reduce gate size by 63% on interconnections. In addition, we show that the performance of the proposed architecture is almost the same as one without limitations. The proposed processor is a parallel processing processor that consists of a sequencer and an ALU array, adopted multi threading technology. We develop compilation tools from source codes written in C language for the proposed processor. We demonstrate the software model of the processor using MPEG-4 video decoding application. |
| キーワード(和) | リコンフィギュラブルプロセッサ / ALUアレイ / データフローグラフ |
| キーワード(英) | Reconfigurable Processor / ALU array / Data Flow Graph |
| 資料番号 | VLD2004-97,CPSY2004-63 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2005/1/18(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ALU間接続を制限したALUアレイによるリコンフィギュラブルプロセッサの検討(アーキテクチャ, FRGAとその応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | A Reconfigurable Processor Based on ALU Array Architecture with Limitation on the Interconnection |
| サブタイトル（和） | |
| キーワード(1)（和/英） | リコンフィギュラブルプロセッサ / Reconfigurable Processor |
| キーワード(2)（和/英） | ALUアレイ / ALU array |
| キーワード(3)（和/英） | データフローグラフ / Data Flow Graph |
| 第 1 著者 氏名（和/英） | 岡田 誠 / Makoto OKADA |
| 第 1 著者 所属（和/英） | 三洋電機株式会社デジタルシステム技術開発センター Digital Systems Development Center, SANYO Electric Co., Ltd |
| 第 2 著者 氏名（和/英） | 平松 達夫 / Tatsuo HIRAMATSU |
| 第 2 著者 所属（和/英） | 三洋電機株式会社デジタルシステム技術開発センター Digital Systems Development Center, SANYO Electric Co., Ltd |
| 第 3 著者 氏名（和/英） | 中島 洋 / Hiroshi NAKAJIMA |
| 第 3 著者 所属（和/英） | 三洋電機株式会社デジタルシステム技術開発センター Digital Systems Development Center, SANYO Electric Co., Ltd |
| 第 4 著者 氏名（和/英） | 小曽根 真 / Makoto OZONE |
| 第 4 著者 所属（和/英） | 三洋電機株式会社デジタルシステム技術開発センター Digital Systems Development Center, SANYO Electric Co., Ltd |
| 第 5 著者 氏名（和/英） | 平瀬 勝典 / Katsunori HIRASE |
| 第 5 著者 所属（和/英） | 三洋電機株式会社デジタルシステム技術開発センター Digital Systems Development Center, SANYO Electric Co., Ltd |
| 第 6 著者 氏名（和/英） | 木村 晋二 / Shinji KIMURA |
| 第 6 著者 所属（和/英） | 早稲田大学大学院情報生産システム研究科 Graduate School of Information, Production and Systems, Waseda University |
| 発表年月日 | 2005-01-25 |
| 資料番号 | VLD2004-97,CPSY2004-63 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 589 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |