| 講演名 | 2004/11/25 システム液晶のための配線容量抽出手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-) 内田 好弘, 谷 貞宏, 橋本 昌宜, 築山 修治, 白川 功, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | システム液晶など配線とグランド平面の距離が遠い構造では,配線間の容量結合が大きく容量の見積もりが困難である.本稿ではグランド平面の距離と容量結合の関係を調べ,結合容量を精度よく見積もるための容量抽出手法について考察する.配線構造全体をフィールドソルバで解析するのは困難であるため,計算量,データ規模を削減する方法として4種類の領域分割に基づく抽出方法を評価した.システム液晶上の基本的な配線構造である格子構造に対して領域分割をおこない,分割をせずに解析した容量値と比較した結果,総容量,結合容量とも高精度に抽出できる領域分割法を明らかにした. |
| 抄録(英) | This paper discusses interconnect parasitic capacitance extraction for system LCD circuits, where coupling capacitance is much significant since a ground plane locates far away unlike LSI designs. In order to implement an accurate and efficient capacitance extraction system, interconnect structures are spatially divided into several regions considering capacitance coupling range, and analyzed in each region using 3-D field solver. In this paper, four division methods are evaluated in 3x3 lattice structure that is a basic and common structure in system LCD circuits. Experimental results reveal efficient division methods for accurate capacitance extraction. |
| キーワード(和) | 容量抽出 / 配線容量 / システム液晶 |
| キーワード(英) | Capacitance extraction / Interconnect capacitance / System LCD |
| 資料番号 | VLD2004-64,ICD2004-150,DC2004-50 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2004/11/25(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | システム液晶のための配線容量抽出手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-) |
| サブタイトル（和） | |
| タイトル（英） | Interconnect Capacitance Extraction for System LCD Circuits |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 容量抽出 / Capacitance extraction |
| キーワード(2)（和/英） | 配線容量 / Interconnect capacitance |
| キーワード(3)（和/英） | システム液晶 / System LCD |
| 第 1 著者 氏名（和/英） | 内田 好弘 / Yoshihiro UCHIDA |
| 第 1 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 第 2 著者 氏名（和/英） | 谷 貞宏 / Sadahiro TANI |
| 第 2 著者 所属（和/英） | シャープ株式会社 SHARP Corporation |
| 第 3 著者 氏名（和/英） | 橋本 昌宜 / Masanori HASHIMOTO |
| 第 3 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 第 4 著者 氏名（和/英） | 築山 修治 / Shuji TSUKIYAMA |
| 第 4 著者 所属（和/英） | 中央大学 Chuo University |
| 第 5 著者 氏名（和/英） | 白川 功 / Isao SHIRAKAWA |
| 第 5 著者 所属（和/英） | 兵庫県立大学 University of Hyogo |
| 発表年月日 | 2004/11/25 |
| 資料番号 | VLD2004-64,ICD2004-150,DC2004-50 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 478 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |